集成电路制造技术

本发明专利技术提供一种集成电路，包括多数个第一焊垫以及多数个第二焊垫。第一焊垫用以接收第一种类信号，第二焊垫用以接收与第一种类信号不相同的第二种类信号。其中，第一焊垫与第二焊垫交错配置在集成电路上，并形成多数个焊垫排。各焊垫排上具有部分的第一焊垫及部分的第二焊垫，各第一焊垫与第二焊垫中的多个相邻焊垫直接相邻。本发明专利技术提供的集成电路可以有效降低其数据信号传收间可能造成的相互干扰现象。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路。
技术介绍
随着电子科技的进步，人们对于信息的需求量大幅增加。如此一来，提供大量且快速的数据传输成为电子产品必要的能力。在关于数据的传输以及存储上，为了提供大量且快速的数据传输能力，具有高脚位的并列接口的存储器集成电路被提出。如此一来，存储器集成电路上需配置大量的焊垫，在最小化芯片面积的考量下，集成电路中用来传输数据信号的多个焊垫可能会被紧密的排列在一起，并可能产生两个或两个以上传输数据信号的焊垫被相邻排列。如此一来，当这些相邻排列的焊垫进行数据信号的传输动作时，传输在相邻的封装打线上的数据信号可能会因为封装打线间的耦合现象而产生干扰。特别是在高速传输接口中，数据信号的传输效能，会因为上述的干扰而受到影响。
技术实现思路
本专利技术提供一种集成电路，有效降低其数据信号传收间可能造成的相互干扰现象。本专利技术的集成电路包括多数个第一焊垫以及多数个第二焊垫。第一焊垫用以接收第一种类信号，第二焊垫用以接收与第一种类信号不相同的第二种类信号。其中，第一焊垫与第二焊垫交错配置在集成电路上，并形成多数个焊垫排。各焊垫排上具有部分的第一焊垫及部分的第二焊垫，各第一焊垫与多个相邻焊垫直接相邻，且上述的相邻焊垫为第二焊垫中的多个。在本专利技术的一实施例中，上述的第一种类信号为随时间改变电压值的数据信号，第二种类信号为电源信号。在本专利技术的一实施例中，上述的第二种类信号包括电源电压以及参考接
地电压。在本专利技术的一实施例中，上述的第一焊垫分别接收数据信号的多数个比特。在本专利技术的一实施例中，上述的各焊垫排中的各第一及第二焊垫与相邻的焊垫排中的各第一及第二焊垫不相对齐。在本专利技术的一实施例中，上述的第一、第二焊垫通过封装打线与外部电路相连接。在本专利技术的一实施例中，上述的焊垫排形成在集成电路的一侧边。在本专利技术的一实施例中，上述的各第一焊垫被相邻焊垫所包围。基于上述，本专利技术集成电路中，通过将分别接收不同种类信号的第一焊垫与第二焊垫交错配置在集成电路上，并使与第一焊垫相邻的相邻焊垫皆为第二焊垫。也就是说，任两个第一焊垫间无论在哪个方向上都有第二焊垫来产生隔离效应。藉此，第一焊垫间的数据信号的间相互干扰可以有效的被屏蔽，提升数据信号的传输效益。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1示出本专利技术一实施例的集成电路的示意图；图2示出本专利技术实施例的第一、第二焊垫的打线状况示意图；图3示出本专利技术实施例的集成电路的示意图；图4示出本专利技术实施例的第一、第二焊垫的布局方式的一实施方法的示意图。附图标记说明：300：集成电路；PA1、PA2、PA11～PA42：第一焊垫；PB1～PB7、PB11～PB45：第二焊垫；PL1～PL4：焊垫排；AR1：布局区域；WIRA2、WIRB2～WIRB7：封装打线；310：核心电路；411～414、421～424：输入输出级电路；PA2：焊垫区。具体实施方式请参照图1，图1示出本专利技术一实施例的集成电路的示意图。其中，集成电路中包括多个第一焊垫PA1、PA2以及多个第二焊垫PB1～PB7。第一焊垫PA1、PA2与第二焊垫PB1～PB7相交错的被配置在集成电路上。在本实施例中，第一焊垫PA1、PA2与第二焊垫PB1～PB7分成四个焊垫排PL1～PL4。每一个焊垫排PL1～PL4上都包括有多个第一焊垫以及第二焊垫。且四个焊垫排PL1～PL4邻近集成电路300的芯片边缘SR来进行布局。此外，在各焊垫排PL1～PL4中的各第一及第二焊垫与相邻的焊垫排中的各第一及第二焊垫是不相对齐，而呈现千鸟型的配置方式。值得注意的是，在本实施例中，第一焊垫PA1、PA2用来接收第一种类信号，而第二焊垫PB1～PB7则用来接收第二种类信号。具体来说明，第一种类信号可以为随时间改变电压值信号，例如是数据信号。而第二种类信号则可以为电压值不会随着时间产生变动的电源信号，例如电源电压、参考接地电压等信号。而所有的第一焊垫所接收的第一种类信号可以整合成一个完整的数据信号，也就是说，各第一焊垫接收上述数据信号的各个比特。由于数据信号可能产生快速的变化，因此，各第一焊垫接收上述数据信号的各个比特，可以是一随时间在高电平(逻辑高电平)及低电平(逻辑低电平)间快速转态的信号。更值得注意的是，本实施例中的与各第一焊垫相邻的多个相邻焊垫，皆为接收第二种类信号的第二焊垫。以布局区域AR1中为范例，与第一焊垫PA2直接相邻的相邻焊垫有五个，这五个相邻焊垫皆为接收第二种类信号的第二焊垫PB2～PB7。并且，第一焊垫PA2被相邻的第二焊垫PB2～PB7所包围。附带一提的，第二焊垫PB2～PB7不需要接收相同的信号。其中，第二焊垫PB2～PB7中的一部分的焊垫可以接收电源电压(例如集成电路100所接收的最高电压)，而第二焊垫PB2～PB7中的其他部分的焊垫则可以接收参考接地电压(例如0伏特)。当然，上述的第二种类信号的电压值也不限于是最
高电压及0伏特的其中之一，第二种类信号的电压值也可以介于最高电压及0伏特间任意稳定的电压值。以下请参照图2，图2示出本专利技术实施例的第一、第二焊垫的打线状况示意图。其中，第二焊垫PB2～PB7分别连接封装打线WIRB2～WIRB7并通过封装打线WIRB2～WIRB7连接至外部电路。第一焊垫PA1则连接封装打线WIRA2，并通过封装打线WIRA2连接至外部电路。由图2的示出可以发现，封装打线WIRA2被封装打线WIRB2～WIRB7所围绕，因此，封装打线WIRA2不论在哪一个方向上，都被封装打线WIRB2～WIRB7中的至少其中之一来与其他传输第一种类信号的封装打线相隔离。也就是说，封装打线WIRA2上所传输的信号将不会受到其他封装打线上传输的其他第一种类信号所干扰，也不会干扰到其他封装打线上所进行的第一种类信号的传输动作。以下请参照图3，图3示出本专利技术实施例的集成电路的示意图。集成电路300包括焊垫区PA2以及核心电路310。焊垫区PA2中配置多个如图1所示出的多个第一焊垫以及第二焊垫。核心电路310与焊垫区PA2中的多个第一、第二焊垫相耦接。其中，焊垫区PA2被布局在集成电路300的一个侧边，而核心电路310则可以被布局在集成电路300中心的位置上。在本实施例中，为了使焊垫区PA2中焊垫的布局不会成为限制芯片大小的主因(Pad limit)，焊垫区PA2中的第一、第二焊垫可以依据核心电路310的布局形状及尺寸来排列成多个焊垫排，在图3的实施例中，焊垫区PA2中具有四个焊垫排。当然，焊垫排的数量并非限制为四个，而焊垫排的数量可以基于使集成电路300具有最小布局面积的前提来进行设置。以下请参照图4，图4示出本专利技术实施例的第一、第二焊垫的布局方式的一实施方法的示意图。其中，图4的集成电路中包括多个输入输出级电路411～414及421～424。输入输出级电路411～414及421～424分别布局成两排，其中，输入输出级电路411～414布局在第一排，输入输出级电路421～424布局在第二排。输入输出级电路411与413对应的焊垫分别为第一焊垫PA11及PA12，第一焊垫PA11及PA12覆盖输入输出级电路411与413，且第一焊垫PA11及PA12本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包括：多数个第一焊垫，用以接收第一种类信号；以及多数个第二焊垫，用以接收与所述第一种类信号不相同的第二种类信号，其中，所述第一焊垫与所述第二焊垫交错配置在所述集成电路上，并形成多数个焊垫排，各所述焊垫排上具有部分的所述第一焊垫及部分的所述第二焊垫，各所述第一焊垫与所述第二焊垫中的多个相邻焊垫直接相邻。

【技术特征摘要】
2015.06.01 US 14/727,8421.一种集成电路，其特征在于，包括：多数个第一焊垫，用以接收第一种类信号；以及多数个第二焊垫，用以接收与所述第一种类信号不相同的第二种类信号，其中，所述第一焊垫与所述第二焊垫交错配置在所述集成电路上，并形成多数个焊垫排，各所述焊垫排上具有部分的所述第一焊垫及部分的所述第二焊垫，各所述第一焊垫与所述第二焊垫中的多个相邻焊垫直接相邻。2.根据权利要求1所述的集成电路，其特征在于，所述第一种类信号为随时间改变电压值的数据信号，所述第二种类信号为电源信号。3.根据权...

【专利技术属性】
技术研发人员：白育彰，李建锡，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：中国台湾;71