一种通讯接口电路制造技术

本实用新型专利技术公开了一种通讯接口电路，采用了逻辑控制电路和差分总线接口电路将计算机总线信号转换成并行的差分总线信号进行远距离传输，信号符合并行总线通讯规范、传输稳定。本实用新型专利技术还包括数据传输指示电路，与差分总线接口相连接，用于指示总线上有无信号传输，提供了一种直观的方式辅助判断通讯问题。本实用新型专利技术方案特别适用于系统集成，在安防设备制造和智能仪器仪表设备制造领域也有广泛的应用。

【技术实现步骤摘要】
【专利摘要】本技术公开了一种通讯接口电路，采用了逻辑控制电路和差分总线接口电路将计算机总线信号转换成并行的差分总线信号进行远距离传输，信号符合并行总线通讯规范、传输稳定。本技术还包括数据传输指示电路，与差分总线接口相连接，用于指示总线上有无信号传输，提供了一种直观的方式辅助判断通讯问题。本技术方案特别适用于系统集成，在安防设备制造和智能仪器仪表设备制造领域也有广泛的应用。【专利说明】一种通讯接口电路
本技术属于电通信领域，具体涉及一种通讯接口电路。
技术介绍
在安防监控系统以及智能仪器仪表远程控制中的通讯接口电路主要用于传输图像、声音数据，发送控制指令。这类设备往往和其它多种设备在同一狭小空间中同时使用，周边可能存在干扰源，电磁环境相对比较复杂和恶劣。工业上多采用的PCI总线，具有稳定且传输速率高的特点，PCI总线由ISA总线发展而来，传输速率可以达到8MB/秒。但近年来，PCI总线逐渐被PCI_E总线所取代，有些计算机上仅保留有很少的PCI接口，或者直接将其取消。相对于PCI总线，PCI_E能够提供更高的传输速率和质量，传输速率达到250MB/秒。但PCI_E总线并不能通过延长线直接引出应用于远程控制。工业控制领域，普通数字I/O卡虽然提供了数字I/O通道，但其抗干扰能力，并行传输速率，信号时序逻辑并不符合智能设备中高速实时传输数据的要求，目前仍然缺少具有PCI_ES线传输速率高、符合并行总线通讯规范、传输稳定的优点，且可以远程控制仪器仪表的技术方案。
技术实现思路
本技术的目的是提出一种通讯接口电路，基于成熟的PCI_ES线控制技术基础上，采用了逻辑控制电路和差分总线接口电路将PCI_E总线信号转换成并行的差分总线信号，使用简单的电路结构以解决以上的问题。另外，本技术通过数据传输指示电路一并解决了差分总线数据传输的监测问题。为了实现上述目的，本技术的技术方案是:一种通讯接口电路，包括:PCI_ES线接口:具有PCI_E总线规范规定的形状和引线定义，与计算机主板上的PCI_E插座相连接;PCI_E总线接口电路:与所述PCI_E总线接口相连接，将所述PCI_E总线接口的信号传输至逻辑控制电路；只读存储器:与所述PCI_E总线接口电路相连接，存储硬件信息；电源管理电路:所述电源管理电路的输入端与所述PCI_ES线接口相连接，输出分别连接至所述PCI_E总线接口电路、所述只读存储器、所述逻辑控制电路、差分总线接口电路；所述电源管理电路为各电路提供所需电源;还包括:逻辑控制电路:与所述PCI_E总线接口电路相连接，将所述PCI_ES线接口电路的PCI_E总线信号和单端总线信号进行相互转换;差分总线接口电路:与所述逻辑控制电路相连接，实现所述单端总线信号和差分总线信号间的转换;差分总线接口:与所述差分总线接口电路相连接，用于与外部设备相连接，将所述差分总线信号向外进行传输。方案的进一步是，所述逻辑控制电路与所述差分总线接口电路间传输的信号包含多路并行数据信号、多路并行地址信号、多路时序控制信号；其中，所述多路并行数据信号双方向传输，所述多路并行地址信号和所述多路时序控制信号从所述逻辑控制电路向所述差分总线接口电路传输。方案的进一步是，所述差分总线接口电路与所述差分总线接口之间，包含多路并行差分数据信号、多路并行差分地址信号、多路差分时序控制信号；其中，所述多路并行差分数据信号双方向传输，所述多路并行差分地址信号和所述多路差分时序控制信号从所述差分总线接口电路向所述差分总线接口传输。方案的进一步是，所述多路并行差分数据信号为8对以上，所述多路并行差分地址信号为8对以上，所述多路差分时序控制信号为3对以上。方案的进一步是，所述差分总线接口还包含电源引线、数字地引线。方案的进一步是，还包括数据传输指示电路，与所述差分总线接口电路和所述差分总线接口相连接，用于指示总线上有无信号传输。方案的进一步是，所述数据传输指示电路包括比较器、电阻分压网络、发光二极管;所述电阻分压网络与所述比较器的输入端相连接，所述比较器的另一输入端为所述数据传输指示电路的输入端，与所述差分总线信号中其中一个信号相连接，所述发光二极管与所述比较器的输出相连接。方案的进一步是，所述电阻分压网络包含电阻Rl和电阻R2，所述电阻Rl和所述电阻R2串联在电源和地之间，公共端与所述比较器的输入端相连接。方案的进一步是，所述电阻分压网络包含在电源和地之间起稳压作用的二极管，二极管与所述比较器的输入端相连接。方案的进一步是，所述比较器可以是多路，每一路输入端连接不同的所述差分总线信号，用于指示总线上的多条信号线上是否有数据传输。采用上述方案，解决了 PCI_E不能通过直接延长进行远程控制的问题，既保留了传输速率快、稳定可靠的优点，又可以通过连接线将总线信号传输至外接的智能仪器仪表，并且能够直观观测到信号总线上是否有数据传输，辅助排除通信异常、接插件接触不良等通十目冋题。【附图说明】图1是本方案原理框图；图2是本方案中逻辑控制电路与差分总线接口间局部总线信号定义；图3是本方案中数据传输指示电路实施例一；图4是本方案中数据传输指示电路实施例二；图5是本方案中数据传输指示电路实施例三；图6是本方案中数据传输指示电路实施例四。【具体实施方式】下面结合附图和实施例对本技术作进一步的详细描述。所述PCI_E总线接口按照PCI_E接口规范定义和设计，由计算机主板提供PCI_ES线接口的信号和供电电源。PCI_E总线接口在进行印制板设计时使用长短针结构以支持热插拔操作。所述PCI_E总线接口电路以集成PCI_E总线接口芯片为核心器件，型号为CH367，该芯片将高速PCI_E总线转换为简便易用的类似ISA总线的8位主动并行接口。所述只读存储器采用EEPROM芯片，存储配置信息以及应用程序自行保存的一些其它参数。如果连接了所述只读存储器并且数据有效，则所述PCI_E总线接口电路在每次上电或者复位后自动加载其中信息。所述电源管理电路包括集成低压差稳压器芯片，将PCI_ES线上电源转换成通讯接口电路各部分需要的电源，如3.3V电源、1.8V电源。所述逻辑控制电路包括可编程逻辑阵列芯片，将所述PCI_ES线接口电路的PCI_E总线信号和单端总线信号进行相互转换。还包括时钟电路，为所述逻辑控制电路提供一定频率的时钟，用以控制时序;复位电路，为所述可编程逻辑阵列芯片提供复位信号。所述差分总线接口电路使用了多路集成差分信号和单端信号转换芯片，连接于所述差分总线接口与所述逻辑控制电路之间，包含8路并行差分数据信号、8路并行差分地址信号、3路差分时序控制信号;其中，所述多路并行差分数据信号双方向传输，所述多路并行差分地址信号和所述多路差分时序控制信号从所述差分总线接口电路向所述差分总线接口传输。所述并行差分地址信号可以配置成12路、或者16路。所述多路并行差分数据信号可以配置成16路。配置成8路以上时，所述逻辑控制单元对所述PCI_ES线接口电路两次读写后，一次并行输出至所述差分总线接口电路。所述差分时序控制信号包括总线读信号10RD、总线写信号10WR、总线有效信号10CE，还可以包括总线选通信号10CS、总线复位信号10RST、总线中断信号Ι本文档来自技高网...

【技术保护点】
一种通讯接口电路，包括：PCI_E总线接口：具有PCI_E总线规范规定的形状和引线定义，与计算机主板上的PCI_E插座相连接；PCI_E总线接口电路：与所述PCI_E总线接口相连接，将所述PCI_E总线接口的信号传输至逻辑控制电路；只读存储器：与所述PCI_E总线接口电路相连接，存储硬件信息；电源管理电路：所述电源管理电路的输入端与所述PCI_E总线接口相连接，输出分别连接至所述PCI_E总线接口电路、所述只读存储器、所述逻辑控制电路、差分总线接口电路；所述电源管理电路为各电路提供所需电源；其特征在于，还包括：逻辑控制电路：与所述PCI_E总线接口电路相连接，将所述PCI_E总线接口电路的PCI_E总线信号和单端总线信号进行相互转换；差分总线接口电路：与所述逻辑控制电路相连接，实现所述单端总线信号和差分总线信号间的转换；差分总线接口：与所述差分总线接口电路相连接，用于与外部设备相连接，将所述差分总线信号向外进行传输。

【技术特征摘要】

【专利技术属性】
技术研发人员：王志红，
申请(专利权)人：王志红，
类型：新型
国别省市：北京;11