一种相位量化模数转换器电路制造技术

本发明专利技术公开了一种相位量化模数转换器电路，涉及一种微电路结构，尤其涉及一种实现相位量化的模数转换器电路。针对高速高精度的相位量化模数转换器电路中对多相位时钟的相位一致性和时钟信号占空比均衡的要求，本发明专利技术提出了一种新的电路架构：在传统电路的基础上加入了时钟占空比校准模块，该模块包括时钟检测模块、误差信号转换模块和偏置电压调整模块。通过时钟占空比校准模块，检测缓冲器模块输出时钟信号，控制缓冲器模块的工作状态，实现时钟信号相位和占空比的校准。本发明专利技术能够消除多路时钟信号中相位不一致性和占空比失调的问题，对提高电路的性能有重大意义，节约研发的投入，具有良好的应用前景。

【技术实现步骤摘要】

本专利技术涉及一种微电路结构，尤其涉及一种既能实现相位量化，又能实现时钟占空比校准的模数转换器电路。
技术介绍
数字射频存储器DRFM是一种用于实现射频信号采样、存储以及转发功能的新型电子战器件，它采用高速数字采样和数字存储作为技术基础，具有对射频信号的存储和再现能力。采用DRFM技术可以将相参脉冲信号长时间相参复制，并且能够将雷达信号的脉内调制特性无失真地复制下来，相位量化模数转换器ADC在DRFM中对模拟和数字信号进行相互转换。DRFM技术的出现不仅提高了新一代电子对抗设备的能力，同时还增加了系统的灵活性和可编程能力，为干扰脉压PC雷达、脉冲多普勒PD、合成孔径雷达SAR等现代雷达提供了有力的电子对抗手段，DRFM技术还可以用于射频仿真技术，从而对雷达目标信号的距离、衰减、多普勒、干扰信号实施模拟。目前，DRFM在电子对抗和敌我识别系统、精确制导以及仪器仪表等电子装备的数据采集与处理中具有广泛的应用和迫切的需求。数字射频存储器的整体电路架构如图1所示，包括相位量化模数转换器电路、数字信号处理电路、相位量化数模转换器电路、频率综合器电路、接口控制单元。相位量化模数转换器电路是其重要组成部分，用于实现数字射频存储器芯片的模拟信号和数字信号之间的转换，其采用的速度和精度决定了数字射频存储器电路的工作性能和处理精度。与传统的幅度量化模数转换器不同的是，相位量化模数转换器关注采样信号的相位信息，具有对输入信号的信噪比要求低、输入信号动态范围大以及工作频率宽等特点。其基本结构如图2所示。现有的相位量化模数转换器电路工作过程如下：输入正交I，Q两路信号，之后经相位均分器模块后得到等相位间隔多路差分信号，将多路差分信号送入比较器模块中实现模拟信号到数字信号的转换，比较器模块输出的数字信号经由编码器模块实现温度码到格雷码的数据格式转换和对格雷码信号串并转换，最后数字信号发送模块将完成数据转换的信号发送出去。随着量化精度和速度的提高，输出数字信号的位宽和码率也不断提升，从而对编码电路和输出接口电路的时序要求越来越苛刻。在实现数据传输的过程中，时钟信号占空比的失调和周期性偏差，会导致编码器的输出信号出现误码，降低输出接口电路的传输效率，极大地恶化数字射频存储器的整体性能。
技术实现思路
本专利技术的目的是旨在提出一种相位量化模数转换器电路，解决现有相位量化模数转换器电路中多路相位时钟的相位不一致和时钟信号占空比失衡问题。本专利技术能够消除多路相位时钟的相位不一致和时钟信号占空比失衡所引入的数据传输问题，确保数据时序的正确性和数据信息的完整性，满足相位量化模数转换器电路在高精度和高工作频率条件下的性能要求。为了实现上述目的，本专利技术的技术解决方案为：一种相位量化模数转换器电路，包括相位均分器模块1、比较器模块2、编码器模块3和数字信号发送模块6；其特征在于：还包括缓冲器模块4和时钟占空比校准模块5；相位均分器模块1接收I路输入信号和Q路输入信号，相位均分器模块1将I路输入信号和Q路输入信号进行相位均分后得到多路差分信号发送到比较器模块2；比较器模块2对多路差分信号进行比较得到多路数字信号发送到编码器模块3；输入时钟信号送入缓冲器模块4，缓冲器模块4将一路时钟信号变为多路时钟信号发送到编码器模块3和时钟占空比校准模块5；时钟占空比校准模块5对输入多路时钟信号进行占空比检测，将检测结果转化为多个电压调整信号发送到缓冲器模块4；电压调整信号控制缓冲器模块4输出时钟信号的占空比；编码器模块3在时钟信号的控制下对多路数字信号实现温度码到格雷码的数据格式转换和对格雷码信号串并转换；串并转换后的格雷码信号由数字信号发送模块6发送出去。其中，所述的时钟占空比校准模块5包括时钟检测模块7、误差信号转换模块8和偏置电压调整模块9；时钟检测模块7检测缓冲器模块4输出的多路时钟信号相位关系和占空比，将检测结果形成误差调整信号送入误差信号转换模块8；误差信号转换模块8将误差调整信号转化为电流调整信号发送到偏置电压调整模块9；电流调整信号控制偏置电压调整模块9的工作电流，改变偏置电压调整模块9的输出电压信号，偏置电压调整模块9将输出电压调整信号发送到缓冲器模块4；电压调整信号控制缓冲器模块4输出时钟的占空比。本专利技术相比技术背景的优点为：本专利技术所研制的相位量化模数转换器ADC经时钟占空比校准的改进投入应用后，较之前的现有模数转换器，消除了多路相位时钟的相位不一致和时钟信号占空比失衡所引入的数据传输问题，改善了相位量化模数转换器电路的输出特性，大幅提升了在高精度和高工作频率条件下电路的工作性能。附图说明图1现有的数字射频存储器电路的结构示意图；图2现有的相位量化模数转换器电路结构示意图；图3本专利技术的相位量化模数转换器电路结构示意图；图4本专利技术的时钟占空比校准模块结构示意图。具体实施方式为了使本专利技术的目的、技术方案和应用优越性更加清楚明白，下面结合附图对本专利技术的具体实施方式作进一步详细说明。结合图2所示的现有的相位量化模数转换器电路，包括相位均分器模块1、比较器模块2、编码器模块3、缓冲器模块4和数字信号发送模块6；I路输入信号和Q路输入信号通过相位均分器模块1后，会产生多路携带不同相位信息的幅度信号，其决定了比较器模块2的输出结果。当相位量化精度上升时，需要更多的相位均分器模块1来提取输入信号的相位信息，同样也需要更多的比较器模块2来进行模拟信号和数字信号的转换。因此，进入编码器模块的数据位宽在不断地提高，同时随着数据速率的不断提升，数据时序的要求越来越严格，编码器模块3在进行数据格式的转换和数据传输方式的转换时，多路相位时钟的相位不一致和时钟信号占空比失衡会导致数据转换中出现转换错误和数据的丢失问题，从而恶化相位量化模数转换器的输出结果，影响数据处理模块的工作状态和工作性能。如图3和图4所示，是本专利技术创新改良的相位量化模数转换器电路结构示意图及其时钟占空比校准模块的优选实施示意图。本专利技术的相位量化模数转换器电路包括：包括相位均分器模块1、比较器模块2、编码器模块3、缓冲器模块4、时钟占空比校准模块5和数字信号发送模块6；相位均分器模块1接收I路输入信号和Q路输入信号，相位均分器模块1将I路输入信号和Q路输入信号进行相位均分后得到多路差分信号发送到比较器模块2；比较器模块2对多本文档来自技高网...

【技术保护点】
一种相位量化模数转换器电路，包括相位均分器模块(1)、比较器模块(2)、编码器模块(3)和数字信号发送模块(6)；其特征在于：还包括缓冲器模块(4)和时钟占空比校准模块(5)；相位均分器模块(1)接收I路输入信号和Q路输入信号，相位均分器模块(1)将I路输入信号和Q路输入信号进行相位均分后得到多路差分信号发送到比较器模块(2)；比较器模块(2)对多路差分信号进行比较得到多路数字信号发送到编码器模块(3)；输入时钟信号送入缓冲器模块(4)，缓冲器模块(4)将一路时钟信号变为多路时钟信号发送到编码器模块(3)和时钟占空比校准模块(5)；时钟占空比校准模块(5)对输入多路时钟信号进行占空比检测，将检测结果转化为多个电压调整信号发送到缓冲器模块(4)；电压调整信号控制缓冲器模块(4)输出时钟信号的占空比；编码器模块(3)在时钟信号的控制下对多路数字信号实现温度码到格雷码的数据格式转换和对格雷码信号串并转换；串并转换后的格雷码信号由数字信号发送模块(6)发送出去。

【技术特征摘要】
1.一种相位量化模数转换器电路，包括相位均分器模块(1)、
比较器模块(2)、编码器模块(3)和数字信号发送模块(6)；其特
征在于：还包括缓冲器模块(4)和时钟占空比校准模块(5)；相位
均分器模块(1)接收I路输入信号和Q路输入信号，相位均分器模
块(1)将I路输入信号和Q路输入信号进行相位均分后得到多路差
分信号发送到比较器模块(2)；比较器模块(2)对多路差分信号进
行比较得到多路数字信号发送到编码器模块(3)；输入时钟信号送入
缓冲器模块(4)，缓冲器模块(4)将一路时钟信号变为多路时钟信
号发送到编码器模块(3)和时钟占空比校准模块(5)；时钟占空比
校准模块(5)对输入多路时钟信号进行占空比检测，将检测结果转
化为多个电压调整信号发送到缓冲器模块(4)；电压调整信号控制缓
冲器模块(4)输出时钟信号的占空比；编码器模块(3)在时钟信号
的...

【专利技术属性】
技术研发人员：邹振杰，陈明辉，曾明，崔隽，田爱国，赵建欣，魏恒，周永川，王鑫华，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：河北;13