多路复用型显示驱动电路制造技术

本发明专利技术提供一种多路复用型显示驱动电路，适用于高解析度的采用RGBW四色像素结构的显示装置，其设置有多个驱动单元，每一驱动单元设置八个多路复用模块，每一多路复用模块均包括三个薄膜晶体管，该三个薄膜晶体管的栅极分别电性连接于第一分路控制信号(Demux1)、第二分路控制信号(Demux2)、和第三分路控制信号(Demux3)，源极均电性连接同一数据信号，漏极以跳线方式分别电性连接一数据线，这样能够使得每一分路控制信号的脉冲周期等于扫描信号周期的1/3，从而在不改变扫描信号脉冲周期的情况下，增加数据信号的充电时间，提升子像素的充电率。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种多路复用型显示驱动电路。
技术介绍
在液晶显示装置(LiquidCrystalDisplay，LCD)与有机发光二极管显示装置(OrganicLightEmittingDisplay，OLED)等平板显示装置中均包括多个阵列式排布的像素，每个像素通常包括红、绿、蓝三种颜色的子像素，每个子像素均受控于一条栅极线与一条数据线，栅极线用于控制子像素的开启和关闭，数据线通过向子像素施加不同的数据电压信号，使子像素显示不同的灰阶，从而实现全彩画面的显示。随着显示技术的发展，人们对显示装置的显示亮度、色彩还原性、画面色彩的丰富性等显示品质的追求越来越高，仅利用红色、绿色和蓝色三基色的显示装置，已不能满足人们对显示装置的需求。随之提出了一种由红、绿、蓝、白四种颜色组成的四色显示装置，在每个像素中增加一白色子像素，形成由红色子像素R、绿色子像素G、蓝色子像素B、及白色子像素W构成的RGBW像素结构。采用RGBW像素结构的显示装置在同样的显示画面下，比采用RGB三色子像素结构的显示装置具有更大的像素间距(pixelpitch)，且增加的白色子像素具有高穿透率，使得采用RGBW四色像素结构的显示装置具有高穿透率和高开口率的优点，受到消费者的追捧。图1所示为一种现有的采用RGBW四色像素结构的显示装置所使用的多路复用型显示驱动电路，包括：多个驱动单元，每一驱动单元均包括：八条相互平行并依次排列的竖直的数据线D1-D8、至少两条相互平行并依次排列的水平的扫描线Gn(n为正整数)、至少二行八列共十六个呈阵列式排布的子像素100、以及第一和第二多路复用模块De10、De20；每一子像素100电性连接于该子像素100所在行对应的扫描线和该子像素100所在列对应的数据线；每一多路复用模块均包括四个薄膜晶体管，该四个薄膜晶体管的栅极分别电性连接于第一分路控制信号Demux1、第二分路控制信号Demux2、第三分路控制信号Demux3、和第四分路控制信号Demux4，源极均电性连接同一数据信号，漏极分别电性连接一数据线。具体地，所述第一多路复用模块De10包括：第一薄膜晶体管T10，所述第一薄膜晶体管T10的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第一数据信号Data10，漏极电性连接于第一数据线D1；第二薄膜晶体管T20，所述第二薄膜晶体管T20的栅极电性连接于第二分路控制信号Demux2，源极电性连接于第一数据信号Data10，漏极电性连接于第六数据线D6；第三薄膜晶体管T30，所述第三薄膜晶体管T30的栅极电性连接于第三分路控制信号Demux3，源极电性连接于第一数据信号Data10，漏极电性连接于第七数据线D7；第四薄膜晶体管T40，所述第四薄膜晶体管T40的栅极电性连接于第四分路控制信号Demux4，源极电性连接于第一数据信号Data10，漏极电性连接于第四数据线D4；第二多路复用模块De20包括：第五薄膜晶体管T50，所述第五薄膜晶体管T50的栅极电性连接于第一分路控制信号Demux1，源极电性连接于第二数据信号Data20，漏极电性连接于第五数据线D5；第六薄膜晶体管T60，所述第六薄膜晶体管T60的栅极电性连接于第二分路控制信号Demux2，源极电性连接于第二数据信号Data20，漏极电性连接于第二数据线D2；第七薄膜晶体管T70，所述第七薄膜晶体管T70的栅极电性连接于第三分路控制信号Demux3，源极电性连接于第二数据信号Data20，漏极电性连接于第三数据线D3；第八薄膜晶体管T80，所述第八薄膜晶体管T80的栅极电性连接于第四分路控制信号Demux4，源极电性连接于第二数据信号Data20，漏极电性连接于第八数据线D8。所述第一数据信号Data10为正极性，第二数据信号Data20为负极性，所述扫描线Gn接入扫描信号Gate，所述第一、第二、第三、和第四分路控制信号Demux1、Demux2、Demux3、Demux4的脉冲周期等于扫描信号Gate的脉冲周期的1/4。请参阅图2，随着显示装置的解析度不断提高，扫描信号Gate的脉冲周期也不断缩短，从而不断压缩第一、第二、第三、和第四分路控制信号Demux1、Demux2、Demux3、Demux4的脉冲周期，每列子像素分配到的数据开关时间也随之缩小，导致子像素的充电率不足，进入子像素的数据信号达不到位准电压。
技术实现思路
本专利技术的目的在于提供一种多路复用型显示驱动电路，适用于高解析度的显示装置，能够在不改变扫描信号脉冲周期的情况下，增加数据信号的充电时间，提升子像素的充电率。为实现上述目的，本专利技术提供了一种多路复用型显示驱动电路，包括：多个驱动单元，每一驱动单元均包括：二十四条相互平行并依次排列的竖直的数据线、至少两条相互平行并依次排列的水平的扫描线、至少二行二十四列共四十八个呈阵列式排布的子像素、以及八个多路复用模块；每一子像素电性连接于该子像素所在行对应的扫描线和该子像素所在列对应的数据线；每一多路复用模块均包括三个薄膜晶体管，该三个薄膜晶体管的栅极分别电性连接于第一分路控制信号、第二分路控制信号、和第三分路控制信号，源极均电性连接同一数据信号，漏极分别电性连接一数据线；所述第一多路复用模块包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极电性连接于第一分路控制信号，源极电性连接于第一数据信号，漏极电性连接于第一数据线；第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接于第二分路控制信号，源极电性连接于第一数据信号，漏极电性连接于第四数据线；以及第三薄膜晶体管，所述第三薄膜晶体管的栅极电性连接于第三分路控制信号，源极电性连接于第一数据信号，漏极电性连接于第六数据线；第二多路复用模块包括：第四薄膜晶体管，所述第四薄膜晶体管的栅极电性连接于第一分路控制信号，源极电性连接于第二数据信号，漏极电性连接于第二数据线；第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接于第二分路控制信号，源极电性连接于第二数据信号，漏极电性连接于第三数据线；以及第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接于第三分路控制信号，源极电性连接于第二数据信号，漏极电性连接于第五数据线；第三多路复用模块包括：第七薄膜晶体管，所述第七薄膜晶体管的栅极电性连接于第一分路控制信号，源极电性连接于第三数据信号，漏极电性连接于第七数据线；第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接于第二分本文档来自技高网...

【技术保护点】
一种多路复用型显示驱动电路，其特征在于，包括：多个驱动单元，每一驱动单元均包括：二十四条相互平行并依次排列的竖直的数据线(D1‑D24)、至少两条相互平行并依次排列的水平的扫描线(Gn)、至少二行二十四列共四十八个呈阵列式排布的子像素(10)、以及八个多路复用模块(De1‑De8)；每一子像素(10)电性连接于该子像素(10)所在行对应的扫描线和该子像素(10)所在列对应的数据线；每一多路复用模块均包括三个薄膜晶体管，该三个薄膜晶体管的栅极分别电性连接于第一分路控制信号(Demux1)、第二分路控制信号(Demux2)、和第三分路控制信号(Demux3)，源极均电性连接同一数据信号，漏极分别电性连接一数据线；所述第一多路复用模块(De1)包括：第一薄膜晶体管(T1)，所述第一薄膜晶体管(T1)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第一数据线(D1)；第二薄膜晶体管(T2)，所述第二薄膜晶体管(T2)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第四数据线(D4)；以及第三薄膜晶体管(T3)，所述第三薄膜晶体管(T3)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第六数据线(D6)；第二多路复用模块(De2)包括：第四薄膜晶体管(T4)，所述第四薄膜晶体管(T4)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第二数据线(D2)；第五薄膜晶体管(T5)，所述第五薄膜晶体管(T5)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第三数据线(D3)；以及第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第五数据线(D5)；第三多路复用模块(De3)包括：第七薄膜晶体管(T7)，所述第七薄膜晶体管(T7)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第七数据线(D7)；第八薄膜晶体管(T8)，所述第八薄膜晶体管(T8)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第九数据线(D9)；以及第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第十二数据线(D12)；第四多路复用模块(De4)包括：第十薄膜晶体管(T10)，所述第十薄膜晶体管(T10)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第四数据信号(Data4)，漏极电性连接于第八数据线(D8)；第十一薄膜晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第四数据信号(Data4)，漏极电性连接于第十数据线(D10)；以及第十二薄膜晶体管(T12)，所述第十二薄膜晶体管(T12)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第四数据信号(Data4)，漏极电性连接于第十一数据线(D11)；第五多路复用模块(De5)包括：第十三薄膜晶体管(T13)，所述第十三薄膜晶体管(T13)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第五数据信号(Data5)，漏极电性连接于第十四数据线(D14)；第十四薄膜晶体管(T14)，所述第十四薄膜晶体管(T14)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第五数据信号(Data5)，漏极电性连接于第十五数据线(D15)；以及第十五薄膜晶体管(T15)，所述第十五薄膜晶体管(T15)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第五数据信号(Data5)，漏极电性连接于第十七数据线(D17)；第六多路复用模块(De6)包括：第十六薄膜晶体管(T16)，所述第十六薄膜晶体管(T16)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接于第六数据信号(Data6)，漏极电性连接于第十三数据线(D13)；第十七薄膜晶体管(T17)，所述第十七薄膜晶体管(T17)的栅极电性连接于第二分路控制信号(Demux2)，源极电性连接于第六数据信号(Data6)，漏极电性连接于第十六数据线(D16)；以及第十八薄膜晶体管(T18)，所述第十八薄膜晶体管(T18)的栅极电性连接于第三分路...

【技术特征摘要】
1.一种多路复用型显示驱动电路，其特征在于，包括：多个驱动单元，
每一驱动单元均包括：二十四条相互平行并依次排列的竖直的数据线
(D1-D24)、至少两条相互平行并依次排列的水平的扫描线(Gn)、至少二行
二十四列共四十八个呈阵列式排布的子像素(10)、以及八个多路复用模块
(De1-De8)；
每一子像素(10)电性连接于该子像素(10)所在行对应的扫描线和该子
像素(10)所在列对应的数据线；
每一多路复用模块均包括三个薄膜晶体管，该三个薄膜晶体管的栅极分别
电性连接于第一分路控制信号(Demux1)、第二分路控制信号(Demux2)、和
第三分路控制信号(Demux3)，源极均电性连接同一数据信号，漏极分别电性
连接一数据线；
所述第一多路复用模块(De1)包括：第一薄膜晶体管(T1)，所述第一
薄膜晶体管(T1)的栅极电性连接于第一分路控制信号(Demux1)，源极电性
连接于第一数据信号(Data1)，漏极电性连接于第一数据线(D1)；第二薄膜
晶体管(T2)，所述第二薄膜晶体管(T2)的栅极电性连接于第二分路控制信
号(Demux2)，源极电性连接于第一数据信号(Data1)，漏极电性连接于第四
数据线(D4)；以及第三薄膜晶体管(T3)，所述第三薄膜晶体管(T3)的栅
极电性连接于第三分路控制信号(Demux3)，源极电性连接于第一数据信号
(Data1)，漏极电性连接于第六数据线(D6)；
第二多路复用模块(De2)包括：第四薄膜晶体管(T4)，所述第四薄膜
晶体管(T4)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接
于第二数据信号(Data2)，漏极电性连接于第二数据线(D2)；第五薄膜晶体
管(T5)，所述第五薄膜晶体管(T5)的栅极电性连接于第二分路控制信号
(Demux2)，源极电性连接于第二数据信号(Data2)，漏极电性连接于第三数
据线(D3)；以及第六薄膜晶体管(T6)，所述第六薄膜晶体管(T6)的栅极
电性连接于第三分路控制信号(Demux3)，源极电性连接于第二数据信号
(Data2)，漏极电性连接于第五数据线(D5)；
第三多路复用模块(De3)包括：第七薄膜晶体管(T7)，所述第七薄膜

\t晶体管(T7)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连接
于第三数据信号(Data3)，漏极电性连接于第七数据线(D7)；第八薄膜晶体
管(T8)，所述第八薄膜晶体管(T8)的栅极电性连接于第二分路控制信号
(Demux2)，源极电性连接于第三数据信号(Data3)，漏极电性连接于第九数
据线(D9)；以及第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极
电性连接于第三分路控制信号(Demux3)，源极电性连接于第三数据信号
(Data3)，漏极电性连接于第十二数据线(D12)；
第四多路复用模块(De4)包括：第十薄膜晶体管(T10)，所述第十薄膜
晶体管(T10)的栅极电性连接于第一分路控制信号(Demux1)，源极电性连
接于第四数据信号(Data4)，漏极电性连接于第八数据线(D8)；第十一薄膜
晶体管(T11)，所述第十一薄膜晶体管(T11)的栅极电性连接于第二分路控
制信号(Demux2)，源极电性连接于第四数据信号(Data4)，漏极电性连接于
第十数据线(D10)；以及第十二薄膜晶体管(T12)，所述第十二薄膜晶体管
(T12)的栅极电性连接于第三分路控制信号(Demux3)，源极电性连接于第
四数据信号(Data4)，漏极电性连接于第十一数据线(D11)；
第五多路复用模块(De5)包括：第十三薄膜晶体管(T13)，所述第十三
薄膜晶体管(T13)的栅极电性连接于第一分路控制信号(Demux1)，源极电
性连接于第五数据信号(Data5)，漏极电性连接于第十四数据线(D14)；第十
四薄膜晶体管(T14)，所述第十四薄膜晶体管(T14)的栅极电性连接于第二
分路控制信号(Demux2)，源极电性连接于第五数据信号(Data5)，漏极电性
连接于第十五数据线(D15)；以及第十五薄膜晶体管(T15)，所述第十五薄
膜晶体管(T15)的栅极电性连接于第三分路控制信号(Demux3)，源极电性
连接于第五数据信号(Data5)，漏极电性连接于第十七数据线(D17)；
第六多路复用模块(De6)包括：第十六薄膜晶体管(T16)，所述第十六
薄膜晶体管(T16)的栅极电性连接于第一分路控制信号(Demux1)，源极电
性连接于第六数据信号(Data6)，漏极电性连接于第十三数据线(D13)；第十
七薄膜晶体管(T17)，所述第十七薄膜晶体管(T17)的栅极电性连接于第二
分路控制信号(Demux2)，源极电性连接于第六数据信号(Data6)，漏极电性
连接于第十六数据线(D16)；以及第十八薄膜晶体管(T18)，所述第十八薄
膜晶体管(T18)的栅极电性连接于第三分路控制信号(Demux3)，源极电性
连接于第六数据信号(D...

【专利技术属性】
技术研发人员：林建宏，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42