本实用新型专利技术涉及MRP环网技术领域，特别涉及一种基于硬件的MRP环网冗余处理装置。所述MRP环网冗余处理装置包括处理器、交换芯片及硬件协处理器；所述交换芯片同时与所述处理器及硬件协处理器连接；所述硬件协处理器与所述处理器连接；本实用新型专利技术提供的基于硬件的环网冗余处理装置通过设置硬件协处理器响应处理交换芯片上传的下线帧报文，由于硬件协处理器的响应时间短，处理速度快、延时抖动小，这样可以大大降低恢复网络通信的时间，降低丢包率,可有效提高交换机性能。
【技术实现步骤摘要】
本技术涉及MRP环网
，特别涉及一种基于硬件的MRP环网冗余处理 目.ο
技术介绍
MRP (Media Redundancy Protocol)是一种媒体冗余协议，针对工业通信网络高可靠性的要求，采用MRP协议组建的环型冗余网络，在避免环网危害的同时，也能在故障发生时迅速建立起新的网络拓扑来恢复网络通信。通常MRP环网是由一个介质冗余管理节点MRM和多个介质冗余客户节点MRC组成。普通的MRP环网开路的处理机制如图1所示:环网链路断开，MRM会收到MRC1或MRC2的端口下线帧(LinkDown Frame)，交换芯片把LinkDown报文提交给处理器，其处理结果是改变介质冗余管理节点MRM响应端口状态(转发〈FORWARDING〉/阻塞〈BLOCKED〉)，从而建立新的拓扑来恢复网络通信；其中，FORWARDING状态指端口转发状态，该状态下所有帧都被转发；BL0CKED状态指MRP端口阻塞状态，该状态下端口阻塞除测试帧(Test)、拓扑改变帧(Topology Change)和端口上下线帧(LinkUP/LinkDown)之外的所有帧。现有的MRM下线故障处理过程是:交换芯片收到端口下线帧(LinkDown Frame)上交给处理器处理，处理器再把处理结果下发给交换芯片；但是，由于处理器的响应时间长、处理速度慢、延时抖动大等缺点，会严重影响MRP环网状态的切换速度，导致新拓扑结构恢复正常通信的时间较长，丢包率过大。所以，如何缩短环网恢复网络通信时间，已经成为当今的研究热点。
技术实现思路
本技术的目的在于克服现有技术中处理器处理下线帧报文所需时间长、延时抖动大等问题，提供一种对下线帧报文处理速度更快、响应时间更短的MRP环网冗余处理系统。为了实现上述技术目的，本技术提供了以下技术方案:一种基于硬件的MRP环网冗余处理装置，所述MRP环网包括介质冗余管理节点MRM及多个依次连接的介质冗余客户节点MRC ;所述MRP环网冗余处理装置包括处理器、交换芯片及硬件协处理器；所述交换芯片同时与所述处理器及硬件协处理器连接；所述硬件协处理器与所述处理器连接；所述交换芯片用于接收MRP环网中介质冗余管理节点MRM上传的协议报文(一般包括下线帧报文LinkDown、测试帧报文Test、拓扑改变帧报文Topology Change)，并将该报文传送至处理器或硬件协处理器；所述交换芯片还用于接收处理器或硬件协处理器返回的处理结果，并根据该处理结果对介质冗余管理节点MRM进行操作；一般的，该操作指:交换芯片1将MRM的一个端口由BLOCKED转变成FORWARDING状态；控制MRP环网开路并新建、恢复拓扑结构的网络通信；应注意的是，上述交换芯片针对介质冗余管理节点MRM进行的操作与现有技术中并无不同。所述硬件协处理器用于接收所述交换芯片上传的下线帧报文，对该报文进行响应处理并将处理结果(或者称之为控制命令)返回至所述交换芯片；本技术中，所述硬件协处理器为FPGA或NP实现，其仅用于接收、处理下线帧报文。所述处理器用于接收交换芯片上传的下线帧报文之外的协议报文并响应处理，将处理结果返回至所述交换芯片。应注意的是，本技术中，处理器与硬件协处理器都通过数据总线(如MI1、PCIE等)接收交换芯片上传的数据(数据指包括下线帧报文在内的各种报文)，通过控制总线(如SPI等)向交换芯片下发控制信号(所述控制信号包括对下线帧报文的处理结果或控制命令)。一些实施例中，硬件协处理器位于处理器与交换芯片之间，既提高了传输速率，又节省了交换芯片引脚的使用。进一步的，所述交换芯片在接收到介质冗余管理节点MRM上传的下线帧报文时，判断该下线帧报文是否被处理过，如其被处理过则将其丢弃，如未处理过则将其上传至所述硬件协处理器。进一步的，所述硬件协处理器还将已处理的下线帧报文标记后传送至所述处理器。进一步的，所述硬件协处理器中待处理的下线帧报文数据量过大或硬件协处理器故障时，将接收到的下线帧报文上传至所述处理器处理。进一步的，所述处理器接收到硬件协处理器传送来的下线帧报文后，检查所述下线帧报文是否被处理，如已处理，则检查处理后的MRP环网拓扑状态是否正确；如未处理，则对其响应处理，并将处理结果传送至交换芯片。与现有技术相比，本技术的有益效果:本技术提供的基于硬件的环网冗余处理装置通过设置硬件协处理器响应处理交换芯片上传的下线帧报文，由于硬件协处理器的响应时间短，处理速度快、延时抖动小，这样可以大大降低恢复网络通信的时间，降低丢包率，可有效提尚交换机性能。【附图说明】:图1为现有技术中MRP环网中冗余处理装置结构图。图2为本技术提供的基于硬件的MRP环网冗余处理装置结构图。图3为本技术提供的MRP环网冗余处理方法具体实施例流程图。图4为本技术提供的MRP环网冗余处理方法另一个实施例流程图。图5为本技术提供的MRP环网冗余处理方法又一个实施例流程图。图6为本技术提供的MRP环网冗余处理装置另一个实施例结构图。【具体实施方式】下面结合附图及具体实施例对本技术作进一步的详细描述。但不应将此理解为本技术上述主题的范围仅限于以下的实施例，凡基于本
技术实现思路
所实现的技术均属于本技术的范围。实施例1:如图2所示，本实施例提供一种基于硬件的MRP环网冗余处理装置，所述MRP环网包括介质冗余管理节点MRM及多个依次连接的介质冗余客户节点MRC ;所述MRP环网冗余处理装置包括处理器2、交换芯片1及硬件协处理器2 ;所述交换芯片1同时与所述处理器2及硬件协处理器3连接；所述硬件协处理器3与所述处理器2连接；所述交换芯片1用于接收MRP环网中介质冗余管理节点MRM上传的协议报文，将该协议报文传送至处理器2或硬件协处理器3，接收处理器2或硬件协处理器3返回的处理结果，并根据该处理结果对介质冗余管理节点MRM进行操作；一般的，该操作指:交换芯片1将MRM的一个端口由BLOCKED转变成FORWARDING状态；控制MRP环网开路并新建、恢复拓扑结构的网络通信。所述硬件协处理器3用于接收所述交换芯片1上传的下线帧报文LinkDown，对该报文进行响应处理并将处理结果返回至所述交换芯片1 ;本实施例中，所述硬件协处理器3为FPGA实现，仅用于接收、处理下线帧报文LinkDown，而不处理其他报文。所述处理器2用于接收交换芯片1上传的下线帧报文LinkDown之外的协议报文(如测试帧报文Test、拓扑改变帧报文Topology Change)并响应处理，将处理结果返回至所述交换芯片1。应注意的是，本技术中，处理器2与硬件协处理器3都通过数据总线(如MI1、PCIE等)接收交换芯片1上传的数据(数据指包括下线帧报文LinkDown在内的各种报文)，通过控制总线(如SPI等)向交换芯片1下发控制信号(如，对下线帧报文LinkDown的处理结果)。进一步的，本实施例中，所述交换芯片1在接收到介质冗余管理节点MRM上传的下线帧报文LinkDown时，先判断该下线帧报文Li当前第1页1 2 本文档来自技高网...
【技术保护点】
一种基于硬件的MRP环网冗余处理装置，所述MRP环网包括介质冗余管理节点MRM及多个依次连接的介质冗余客户节点MRC；其特征在于，所述MRP环网冗余处理装置包括处理器、交换芯片及硬件协处理器；所述交换芯片同时与所述处理器及硬件协处理器连接；所述硬件协处理器与所述处理器连接；所述交换芯片用于接收MRP环网中介质冗余管理节点MRM上传的协议报文，并将该协议报文传送至处理器或硬件协处理器；所述交换芯片还用于接收处理器或硬件协处理器返回的处理结果，并根据该处理结果对介质冗余管理节点MRM进行操作；所述硬件协处理器用于接收所述交换芯片上传的下线帧报文，对该报文进行响应处理并将处理结果返回至所述交换芯片；所述处理器用于接收交换芯片上传的下线帧报文之外的协议报文并响应处理，将处理结果返回至所述交换芯片。所述硬件协处理器为FPGA或NP。
【技术特征摘要】
【专利技术属性】
技术研发人员：谢勇，孟令勇，张继光，许伟，李淼，
申请(专利权)人：北京博维亚讯技术有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。