多载波干扰信号发生器制造技术

本实用新型专利技术公开了一种多载波干扰信号发生器，包括串联的基带处理单元和射频信道单元；其中，单片机通过时钟同步器分别与FPGA处理器和数模转换器连接，单片机还与数码转换器连接，FPGA处理器接收外部调制信号和外部控制信号，FPGA处理器还通过数模转换器与射频信道单元连接；滤波放大器A、混频器A、滤波放大器B、混频器B、衰减器、通道滤波器和滤波放大器C依次连接，滤波放大器A的输入端与数模转换器的输出端连接，FPGA处理器还分别与衰减器和通道滤波器的控制端连接，单片机还通过本振点频源与混频器A和本振跳频源连接，本振跳频源还与FPGA处理器连接。本实用新型专利技术具有多频点多种调制方式输出、外部音频调制、高性能多相合成基带信号等优点。

【技术实现步骤摘要】

本技术涉及一种多载波干扰信号发生器。
技术介绍
传统的信号发生器模块，一般采用集成的DDS芯片和鉴相器产生，输出一个信号，其调制方式有限。输出信号频率偏移较大，不能在50MHz带宽内同时输出多个干扰信号，扫频速度不够快。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种多载波干扰信号发生器，解决了传统的干扰信号发生器的单一信号输出，调制方式不够灵活，以及固定带宽内不能输出多基带信号等问题。本技术的目的是通过以下技术方案来实现的:多载波干扰信号发生器，它包括串联的基带处理单元和射频信道单元。所述基带处理单元包括FPGA处理器、数模转换器、单片机和时钟同步器，单片机通过时钟同步器分别与FPGA处理器和数模转换器连接，单片机还与数码转换器连接，FPGA处理器接收外部调制信号和外部控制信号，FPGA处理器还通过数模转换器与射频信道单元连接，输出基带信号。所述射频信道单元包括依次连接的滤波放大器A、混频器A、滤波放大器B、混频器B、衰减器、通道滤波器和滤波放大器C，滤波放大器A的输入端与数模转换器的输出端连接，FPGA处理器还分别与衰减器和通道滤波器的控制端连接，单片机还通过本振点频源与混频器A和本振跳频源连接，本振跳频源还与FPGA处理器连接。进一步的，所述FPGA处理器包括XC7K160T，所述时钟同步器包括AD9516-1BCP芯片，所述数模转换器包括AD9736BBCZ芯片，所述单片机包括C8051F340芯片，所述滤波放大器A和滤波放大器C包括SKY650170芯片，所述混频器A包括HMC213，所述滤波放大器B包括ERA-2SM+芯片，所述混频器B包括HMC787，所述衰减器包括PE43701芯片，所述本振点频源包括HMC833芯片，所述本振跳频源包括HMC704芯片。进一步的，所述外部调制信号包括AM和FM调制的音频信号；所述外部控制信号包括SPI信号。进一步的，所述FPGA处理器包括具有四相合成输出的直接数字式频率合成器DDS0本技术的有益效果是:本技术所提出的一种多载波干扰信号发生器，其基带处理单元所输出的基带信号是由高速FPGA处理器内部的DDS的四相合成的输出到高速数模转换器，高速数模转换器和FPGA处理器使用同步时钟信号进行同参，单片机控制同步时钟器的时钟输出，控制高速数模转换器的初始化配置和时序延迟，控制本振点频源的频点输出，由高速数模转换器输出的基带信号通过滤波放大器A进行初步滤波，再径混频器A和本振点频源进行混频，通过滤波放大器B进行滤波，再和本振跳频源混频输出，通过衰减器进入通道滤波器，再经过滤波放大器C最终输出射频信号。【附图说明】图1为本技术中多载波干扰信号发生器的电路框图。【具体实施方式】下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。如图1所示，多载波干扰信号发生器，它包括串联的基带处理单元和射频信道单J L ο所述基带处理单元包括FPGA处理器、数模转换器、单片机和时钟同步器，单片机通过时钟同步器分别与FPGA处理器和数模转换器连接，单片机还与数码转换器连接，FPGA处理器接收外部调制信号和外部控制信号，FPGA处理器还通过数模转换器与射频信道单元连接，输出基带信号。所述射频信道单元包括依次连接的滤波放大器A、混频器A、滤波放大器B、混频器B、衰减器、通道滤波器和滤波放大器C，滤波放大器A的输入端与数模转换器的输出端连接，FPGA处理器还分别与衰减器和通道滤波器的控制端连接，单片机还通过本振点频源与混频器A和本振跳频源连接，本振跳频源还与FPGA处理器连接。进一步的，所述FPGA处理器包括XC7K160T，所述时钟同步器包括AD9516-1BCP芯片，所述数模转换器包括AD9736BBCZ芯片，所述单片机包括C8051F340芯片，所述滤波放大器A和滤波放大器C包括SKY650170芯片，所述混频器A包括HMC213，所述滤波放大器B包括ERA-2SM+芯片，所述混频器B包括HMC787，所述衰减器包括PE43701芯片，所述本振点频源包括HMC833芯片，所述本振跳频源包括HMC704芯片。进一步的，所述外部调制信号包括AM和FM调制的音频信号；所述外部控制信号包括SPI信号。进一步的，所述FPGA处理器包括具有四相合成输出的直接数字式频率合成器DDS0本技术所提出的一种多载波干扰信号发生器，其基带处理单元所输出的基带信号是由高速FPGA处理器内部的DDS的四相合成的输出到高速数模转换器，高速数模转换器和FPGA处理器使用同步时钟信号进行同参，单片机控制同步时钟器的时钟输出，控制高速数模转换器的初始化配置和时序延迟，控制本振点频源的频点输出，由高速数模转换器输出的基带信号通过滤波放大器A进行初步滤波，再径混频器A和本振点频源进行混频，通过滤波放大器B进行滤波，再和本振跳频源混频输出，通过衰减器进入通道滤波器，再经过滤波放大器C最终输出IGHz — 3GHz的射频信号。本技术采用高速FPGA处理器产生多信号调制基带信号，内部通过四相DDS合成，并且可以在50MHz带宽内同时输出6个任意信号，输出的信号功率平坦度可以达到IdB以内，大大提高基带信号的可选和可控功能。本技术使用FPGA处理器解析外部SPI信号，可实现快速离散扫描功能，FPGA处理器内部产生基带信号，采用二次变频的方案，二次变频后经放大器放大后再经高精度衰减器和通道选择滤波器滤除杂散后输出，可以实现自动多频点快速扫频功能，在50MHz带宽内无任何杂散，大大提高了输出频谱的纯净度，实现快速离散扫描干扰功能。本技术具有体积小、固定带宽内多频点多种调制方式输出、外部音频调制、高性能多相合成基带信号、多信号输出的带内功率平坦度IdB以内以及相位噪声低等优点。解决了传统的干扰信号发生器的单一信号输出，调制方式不够灵活，以及固定带宽内不能输出多基带信号等问题，并且平坦度一致，快速扫频的时间得到提高，输出频谱的纯净度也得到提高。本技术可实现以下技术指标:1、频率稳定度:± Ippm (-250C ?+60°C);2、频率准确度..( 1X10-6 (-25°C ?+60°C);3、杂散抑制:彡45dBc ；4、谐波抑制:多40dBc ；5、输出工作模式:50MHz带宽内多频点同时输出，根据置频控制和调制方式输出相应的频率信号，支持带宽小于等于50MHz且大于等于1MHz带宽内的快速扫描方式，10000次/秒，带宽小于1MHz时按重复快速扫描方式(输出单频点时)；6、频率切换稳定时间:〈200us ；7、外部调制方式:AM，FM (调频带宽=IkHz?150kHz，步进IkHZ)；8、外部调制信号:音频(频率为300Hz?10kHz，幅度为峰值电压1、0V，外调制时，亚音频信号由模块内部产生)；9、内部调制方式:AM、FSK、BPSK、QPSK、FM (调频带宽:IkHz ?150kHz，步进 1kHz，多个信号可加不同的亚音频)；10、内部调制信号:FM、AM的调制信号为IKHz正弦波、BPSK、QPSK、FSK的调制信号为5MHz、1MHz、20MHz的伪随机码。本技术解决了 50MHz带宽内同时本文档来自技高网...

【技术保护点】
多载波干扰信号发生器，其特征在于：它包括串联的基带处理单元和射频信道单元；所述基带处理单元包括FPGA处理器、数模转换器、单片机和时钟同步器，单片机通过时钟同步器分别与FPGA处理器和数模转换器连接，单片机还与数码转换器连接，FPGA处理器接收外部调制信号和外部控制信号，FPGA处理器还通过数模转换器与射频信道单元连接，输出基带信号；所述射频信道单元包括依次连接的滤波放大器A、混频器A、滤波放大器B、混频器B、衰减器、通道滤波器和滤波放大器C，滤波放大器A的输入端与数模转换器的输出端连接，FPGA处理器还分别与衰减器和通道滤波器的控制端连接，单片机还通过本振点频源与混频器A和本振跳频源连接，本振跳频源还与FPGA处理器连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：冯先霞，陈波，梁国林，徐建彪，
申请(专利权)人：成都九洲迪飞科技有限责任公司，
类型：新型
国别省市：四川;51