一种分辨率可配置逐次逼近型模数转换器制造技术

本发明专利技术公开了一种分辨率可配置逐次逼近型模数转换器，包括电容型数模转换器、比较器、分辨率可配置逐次逼近控制逻辑电路和时钟电路。与逐次逼近型模数转换器的现有分辨率可配置技术方案相比，本发明专利技术不需要在电容型数模转换器中插入开关来配置其位数，直接在逐次逼近控制逻辑算法上对模数转换器的分辨率进行配置；因为避免了电容阵列中可配置的开关，本发明专利技术在版图的布局布线上方便简单，大大减小了电容上极板、下极板等关键节点之间引入的寄生电容和寄生电阻；与现有技术方案在性能上相比，本发明专利技术使得逐次逼近型模数转换器在各个分辨率模式下输出信号频谱的噪底都降到正常水平，谐波得到消除，模数转换器的动态特性和静态特性都得到了显著的提高。

【技术实现步骤摘要】
一种分辨率可配置逐次逼近型模数转换器
本专利技术涉及模拟-数字转换器领域，具体涉及到一种分辨率可配置逐次逼近型模数转换器。
技术介绍
随着集成电路技术的不断进步，数字电路处理信号的能力越来越强。然而在现实世界，集成电路参与处理的信号大部分是模拟信号，比如天线接收到的无线信号，需要经过低噪声放大器、混频器、滤波器等后，还需要经过模数转换器(ADC，analog-to-digitalconverter)才能交给数字电路处理。光信号、声音信号、温度信号、压力信号经过传感器后产生的模拟电压信号，同样也需要经过ADC转换才能交给数字电路处理。ADC作为连接模拟信号到数字信号的桥梁，作用不言而喻。不同的产品应用对ADC的分辨率要求是不一样的，因此分辨率可配置的ADC显得越来越重要。图1是现有分辨率可配置逐次逼近型模数转换器(SuccessiveApproximationRegisterAnalog-to-DigitalConverter,SARADC)技术方案中分辨率可配置的电容型数模转换器(Digital-to-AnalogConverter,DAC)的结构图。现有分辨率可配置SARADC通过在电容DAC阵列中插入开关来配置DAC位数，并和相应的逐次逼近控制逻辑电路一起达到分辨率可配置的目的。8-比特、9-比特、10-比特、11-比特、12-比特SARADC中插入开关SW[15]、SW[14]、SW[13]、SW[12]、SW[11]分别为00001、00011、00111、01111、11111，开关SW[25]、SW[24]、SW[23]、SW[22]、SW[21]信号值和开关SW[15]、SW[14]、SW[13]、SW[12]、SW[11]信号值完全一样。图2是现有分辨率可配置SARADC技术方案中逐次逼近控制逻辑电路的状态机跳转图，逐次逼近控制逻辑电路的状态转换如下：0000：保持状态，电容DAC阵列的正端高位段电容阵列112和负端低位段电容阵列121的下极板接共模电压；比较器第一次比较。0001：根据上一状态比较器的结果判决C1127和C1227接正负参考电压情况，并输出模数转换器的MSB(最高有效位，MostSignificantBit)位D[11]；比较器第二次比较。0010：根据上一状态比较器结果判决C1126和C1226接正负参考电压情况，并输出模数转换器的MSB-1位D[10]；比较器第三次比较。0011：根据上一状态比较器结果判决C1125和C1225接正负参考电压情况，并输出模数转换器的MSB-2位D[9]；比较器第四次比较。0100：根据上一状态比较器结果判决C1124和C1224接正负参考电压情况，并输出模数转换器的MSB-3位D[8]；比较器第五次比较。0101：根据上一状态比较器结果判决C1123和C1223接正负参考电压情况，并输出模数转换器的MSB-4位D[7]；比较器第六次比较。0110：根据上一状态比较器结果判决C1122和C1222接正负参考电压情况，并输出模数转换器的MSB-5位D[6]；比较器第七次比较。根据SARADC的不同分辨率来跳转到不同的状态。12-比特、11-比特、10比特、9比特、8比特的下一个状态分别为0111、1000、1001、1010、1011。0111：根据上一状态比较器结果判决C1115和C1215接正负参考电压情况，并输出模数转换器的MSB-6位D[5]。1000：根据上一状态比较器结果判决C1114和C1214接正负参考电压情况，并输出模数转换器的MSB-7位D[4]。1001：根据上一状态比较器结果判决C1113和C1213接正负参考电压情况，并输出模数转换器的MSB-8位D[3]。1010：根据上一状态比较器结果判决C1112和C1212接正负参考电压情况，并输出模数转换器的MSB-9位D[2]。1011：根据上一状态比较器结果判决C1111和C1211接正负参考电压情况，并输出模数转换器的MSB-10位D[1]。1100：根据上一状态比较器结果输出ADC的MSB-11位D[0]，进入下次采样阶段，下一状态为0000。然而插入的模拟开关在实际电路中并不是理想的，存在导通电阻和寄生电容。在高精度SARADC中，现有分辨率可配置方案会严重影响到模数转换器的性能。
技术实现思路
本专利技术的目的在于提出一种分辨率可配置SARADC，本专利技术能够解决现有分辨率可配置方案中SARADC的性能低的问题。为达此目的，本专利技术采用以下技术方案：一种分辨率可配置逐次逼近型模数转换器，包括电容型数模转换器、比较器、分辨率可配置逐次逼近控制逻辑电路和时钟电路，所述电容型数模转换器的输出端与所述比较器的输入端连接，所述比较器的输出端与所述分辨率可配置逐次逼近控制逻辑电路的输入端连接，所述时钟电路分别与所述比较器和所述分辨率可配置逐次逼近控制逻辑电路连接；所述电容型数模转换器用于采样输入模拟信号并保持，并根据所述分辨率可配置逐次逼近控制逻辑电路输出的不同开关数字信号，来建立所述比较器所需的模拟电压值；所述比较器用于对所述电容型数模转换器的输出电压进行比较，并在所述分辨率可配置逐次逼近控制逻辑电路和所述时钟电路产生的锁存信号的控制下，输出数字信号，所述比较器在每次转换中进行比较的次数等于分辨率可配置逐次逼近型模数转换器配置的分辨率的值；所述分辨率可配置逐次逼近控制逻辑电路用于在采样和保持阶段，产生控制所述比较器进行失调校准的失调校准控制信号以及所述电容型数模转换器所需的采样信号；在转换阶段，产生所述开关数字信号以及和所述时钟电路产生所述锁存信号，所述分辨率可配置逐次逼近控制逻辑电路的状态机根据接收到的分辨率控制信号的值选择相应的跳转，并依次产生分辨率可配置逐次逼近型模数转换器相应位数的输出数字信号。进一步地，所述电容型数模转换器为(N-1)位差分分段结构，其中，N为分辨率可配置逐次逼近型模数转换器所能配置的最大分辨率，所述电容型数模转换器包括高位段电容阵列和低位段电容阵列，所述高位段电容阵列和所述低位段电容阵列的电容大小分别按照二进制权重设计，所述高位段电容阵列和所述低位段电容阵列通过单位电容大小的跨接电容连接在一起，所述电容型数模转换器中所有电容下极板都通过控制开关和正参考电压、负参考电压以及共模电压连接在一起，所述高位段电容阵列下极板通过采样开关对输入模拟信号进行采样。本专利技术所述的分辨率可配置SARADC在版图布局布线方便简单，大大减小了电容上极板、下极板等关键节点之间引入的寄生电容，SARADC在各个不同分辨率模式下都能达到最佳的动态特性和静态特性。附图说明为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本专利技术所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。图1是现有分辨率可配置SARADC技术方案中分辨率可配置的电容型DAC的结构图。图2是现有分辨率可配置SARADC技术方案中逐次逼近控制逻辑电路的状态机跳转图。图3是本专利技术实施例提供的分辨率可配置SARADC的结构图。其中，VCM、VRP、VRN、V本文档来自技高网...

【技术保护点】
一种分辨率可配置逐次逼近型模数转换器，其特征在于，包括电容型数模转换器、比较器、分辨率可配置逐次逼近控制逻辑电路和时钟电路，所述电容型数模转换器的输出端与所述比较器的输入端连接，所述比较器的输出端与所述分辨率可配置逐次逼近控制逻辑电路的输入端连接，所述时钟电路分别与所述比较器和所述分辨率可配置逐次逼近控制逻辑电路连接；所述电容型数模转换器用于采样输入模拟信号并保持，并根据所述分辨率可配置逐次逼近控制逻辑电路输出的不同开关数字信号，来建立所述比较器所需的模拟电压值；所述比较器用于对所述电容型数模转换器的输出电压进行比较，并在所述分辨率可配置逐次逼近控制逻辑电路和所述时钟电路产生的锁存信号的控制下，输出数字信号，所述比较器在每次转换中进行比较的次数等于分辨率可配置逐次逼近型模数转换器配置的分辨率的值；所述分辨率可配置逐次逼近控制逻辑电路用于在采样和保持阶段，产生控制所述比较器进行失调校准的失调校准控制信号以及所述电容型数模转换器所需的采样信号；在转换阶段，产生所述开关数字信号以及和所述时钟电路产生所述锁存信号，所述分辨率可配置逐次逼近控制逻辑电路的状态机根据接收到的分辨率控制信号的值选择相应的跳转，并依次产生分辨率可配置逐次逼近型模数转换器相应位数的输出数字信号。...

【技术特征摘要】
1.一种分辨率可配置逐次逼近型模数转换器，其特征在于，包括电容型数模转换器、比较器、分辨率可配置逐次逼近控制逻辑电路和时钟电路，所述电容型数模转换器的输出端与所述比较器的输入端连接，所述比较器的输出端与所述分辨率可配置逐次逼近控制逻辑电路的输入端连接，所述时钟电路分别与所述比较器和所述分辨率可配置逐次逼近控制逻辑电路连接；所述电容型数模转换器用于采样输入模拟信号并保持，并根据所述分辨率可配置逐次逼近控制逻辑电路输出的不同开关数字信号，来建立所述比较器所需的模拟电压值；其中，所述电容型数模转换器为(N-1)位差分分段结构，N为分辨率可配置逐次逼近型模数转换器所能配置的最大分辨率；所述比较器用于对所述电容型数模转换器的输出电压进行比较，并在所述分辨率可配置逐次逼近控制逻辑电路和所述时钟电路产生的锁存信号的控制下，输出数字信号，所述比较器在每次转换中进行比较的次数等于分辨率可配置逐次逼近型模数转换器配置的分...

【专利技术属性】
技术研发人员：吴礼鹏，刘志，王斌，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11