本发明专利技术涉及集成电路技术，特别涉及基于Pipeline-ADC的高速低功耗电路。该电路包括采样电容Cs，连接于输出与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于OTA运放输入端，采样控制时序Φ1用于控制输入信号的采样，采样控制时序Φ1’和固定电压Vcm用于保证采样信号的完整性，信号保持时序Φ2连接于OTA运放输入输出两端，用于完成采样/保持功能。本发明专利技术的优点在于：采样/保持电路为电容翻转型，具有信号输入共模范围更加稳定、使用较少的电容、芯片面积和低功耗、保持阶段稳定性较好的优点，适合用于流水线模数转换器前端中。
【技术实现步骤摘要】
本专利技术涉及集成电路技术，特别涉及基于Pipeline-ADC的高速低功耗电路。
技术介绍
近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛地应用 于各个领域，因此对作为模拟和数字系统之间桥梁的模数转换器（Analog-to-Digital Converter,ADC)的性能也提出了越来越高的要求。低电压高速ADC在许多的电子器件的 应用中是一个关键部分。由于其他结构，诸如两步快闪结构或内插式结构都很难在高输入 频率下提供低谐波失真，因此流水线结构在高速低功耗的ADC应用中也成为一个比较常用 的结构。 采样/保持电路的高精度和高速度对实现高性能的模数转换器至关重要。在应用 中，它能减少模数转化器的动态误差，包括非线性输入电容、比较器和时钟延迟等引起的误 差。但电源电压W及器件最小尺寸的不断减小，给设计高速高分辨率低功耗采样/保持电 路带来了困难。
技术实现思路
基于W上考虑，本专利技术在分析电容翻转型采样/保持电路原理的基础上，提出了 一种用于流水线模数转换器前端的基于Pipeline-ADC的低电压、低功耗、高速采样/保持 电路。 实现本专利技术目的的技术解决方案为： 基于Pipeline-ADC的高速低功耗电路，包括：采样电容Cs，连接于输出与地之间的负 载电容化和0TA运放，输入信号Vi吨、输入信号Vinn和米样电容Cs连接于0TA运放输入 端，采样控制时序〇1用于控制输入信号的采样，采样控制时序or和输出共模电压Vcm 用于保证采样信号的完整性，信号保持时序〇 2连接于OTA运放输入输出两端，用于完成采 样/保持功能。 进一步地，当采样控制时序〇 1为高电平时，电路进入采样模式，采样电容Cs上的 电压跟与输入信号上的电压相一致。 进一步地，当信号保持时序0 2开始时，采样电容Cs下级板连到0TA运放输出端， 输出电压等于采样控制时序or采样得到的输入电压。 进一步地，所述的采样电容Cs为0.9pF，所述的负载电容包括下一级采样电容和 采样保持输出寄生电容Cp为1.化F。本专利技术的优点在于；采样/保持电路为电容翻转型，具有信号输入共模范围更加 稳定、使用较少的电容、芯片面积和低功耗、保持阶段稳定性较好的优点，适合用于流水线 模数转换器前端中。【附图说明】 图1是电容翻转型采样保持电路； 图2是折叠共源共栅二级运放； 图3是连续时间共模反馈电路； 图4是开关电容共模反馈电路。【具体实施方式】 下面结合附图对本专利技术作进一步的描述。[001引图1为本专利技术的电容翻转型采样/保持电路。其中，01、or为采样控制时序， 。2为信号保持时序。当采样控制时序01为高电平时，电路进入采样模式，此时采样电 容Cs上的电压跟与输入信号上的电压相一致。当采样控制时序01结束时，采样控制时 序0r提前关断与0TA运放相连的开关，使采样电容Cs不再有直流通路；当采样控制时序 01关断时，不会有电荷注入和时钟馈通影响采样电压。当信号保持时序02开始时，采样 电容Cs下级板连到0TA运放输出端，输出电压等于采样控制时序or采样得到的输入电 压，从而完成了采样保持功能。 根据对开关导通电阻的热噪声和匹配限制的考虑，采样电容Cs为0.9pF，负载电 容包括下一级采样电容和采样保持输出的寄生电容Cp为1.化F。共模反馈电路是全差分 0TA中必不可少的电路，连续时间共模反馈和开关电容共模反馈是两种常用的方式，它们分 别应用于两级0TA的第一级和第二级，来稳定输出共模电压。 0TA运放在采样保持电路的静态和动态性能方面是非常重要的。两级运放具有大 的直流增益，大的电压摆幅的特点，但是需要补偿使电路稳定。 图2是采用全差分折叠共源共栅作为第一级的全差分两级运放，具有共源共栅米 勒补偿结构，此结构不产生零点且GBW更高。该结构为双端输入双端输出结构，其基本思想 是将共源共栅M0S管应用于输出差动对中。其中M3, M4, M5, M6, M7, M8, M9, M10管组成第 一级套筒式结构，用于提供高增益来满足设计的要求，M0为尾电流管，Mil, M12, M13, M14管 为第二级共源结构，提升运放的输出摆幅，其中Vcnrfbl，Vcnrfb2,Vcnrfb3是由偏置电路提供 的电压偏置，C3, C4为补偿电路，而C1，C2为负载电容。 信号建立时间分为大信号建立时间和小信号建立时间，分别由参数SR和GBW确 定，根据经验大信号建立时间一般为采样时间的1/3^1/4。当采样频率为150MHz时，单端峰 峰电压为0.5V，由Si? = 得转换速率为600V/US。翻转型采样保持电路的反馈因子为【主权项】1. 基于Pipeline-ADC的高速低功耗电路，其特征在于：包括采样电容Cs,连接于输出 与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于 OTA运放输入端，米样控制时序①1用于控制输入信号的米样，米样控制时序①1'和固定电 压Vcm用于保证采样信号的完整性，信号保持时序O 2连接于OTA运放输入输出两端，用于 完成米样/保持功能。2. 根据权利要求1所述的基于Pipeline-ADC的高速低功耗电路，其特征在于：当采样 控制时序①1为高电平时，电路进入米样模式，米样电容Cs上的电压跟与输入信号上的电 压相一致。3. 根据权利要求1所述的基于Pipeline-ADC的高速低功耗电路，其特征在于：当信号 保持时序〇 2开始时，采样电容Cs下级板连到OTA运放输出端，输出电压等于采样控制时 序采样得到的输入电压。4. 根据权利要求1所述的基于Pipeline-ADC的高速低功耗电路，其特征在于：所述的 米样电容Cs为0. 9pF，所述的负载电容包括下一级米样电容和米样保持输出寄生电容Cp为 I. 2pF〇【专利摘要】本专利技术涉及集成电路技术，特别涉及基于Pipeline-ADC的高速低功耗电路。该电路包括采样电容Cs，连接于输出与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于OTA运放输入端，采样控制时序Φ1用于控制输入信号的采样，采样控制时序Φ1’和固定电压Vcm用于保证采样信号的完整性，信号保持时序Φ2连接于OTA运放输入输出两端，用于完成采样/保持功能。本专利技术的优点在于：采样/保持电路为电容翻转型，具有信号输入共模范围更加稳定、使用较少的电容、芯片面积和低功耗、保持阶段稳定性较好的优点，适合用于流水线模数转换器前端中。【IPC分类】H03M1-12【公开号】CN104753535【申请号】CN201310742059【专利技术人】张震 【申请人】南京理工大学常熟研究院有限公司【公开日】2015年7月1日【申请日】2013年12月30日本文档来自技高网...
【技术保护点】
基于Pipeline‑ADC的高速低功耗电路，其特征在于：包括采样电容Cs，连接于输出与地之间的负载电容CL和OTA运放，输入信号Vinp、输入信号Vinn和采样电容Cs连接于OTA运放输入端，采样控制时序Φ1用于控制输入信号的采样，采样控制时序Φ1’和固定电压Vcm用于保证采样信号的完整性，信号保持时序Φ2连接于OTA运放输入输出两端，用于完成采样/保持功能。
【技术特征摘要】
【专利技术属性】
技术研发人员：张震，
申请(专利权)人：南京理工大学常熟研究院有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。