分层衬底上有嵌入载盘的集成电路封装系统及其制造方法技术方案

集成电路封装系统和制造集成电路封装系统的方法，所述系统包括：具有嵌入载盘的介电芯；在所述介电芯上的顶部阻焊层，嵌入载盘的载盘顶表面在所述顶部阻焊层下面；附接到所述嵌入载盘的器件互连件；以及具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。

【技术实现步骤摘要】

本专利技术一般地涉及集成电路封装系统，并且更具体地，涉及在分层衬底上具有嵌入载盘(embedded pad)的系统。
技术介绍
增加的部件小型化、集成电路(“IC”)更大的封装密度、更高的性能以及更低的成本是计算机行业当今的目标。半导体封装结构继续朝向小型化进展，以增加封装在其中的部件的密度而减少由此制成的产品的尺寸。这响应于对信息和通信产品不断减少尺寸、厚度和成本同时具有不断增加的性能的持续增长的需求。这些对小型化的不断增长的需求例如在便携式信息和通信装置(例如蜂窝电话、免提蜂窝电话耳机、个人数字助理(PDA)、摄录像机、笔记本型计算机等)中是特别值得注意的。所有这些装置继续被制得更小且更薄来提高其便携性。因此，被并入这些装置的IC封装被要求制得更小且更薄，这导致与在板和其他电路上布置器件相关的问题。容置和保护IC的封装配置要求它们被制得更小、更薄并且也更坚固。因此，仍存在对在分层衬底上具有嵌入载盘的集成电路封装系统及其制造方法的需求，所述集成电路封装系统及其制造方法提供低成本制造、提高的产率、集成电路封装尺寸的减少以及灵活的堆叠和集成配置。鉴于对节约成本和提高效率的不断增长的需求，寻求这些问题的解答是越来越重要的。长久以来一直在寻求对于这些问题的解决方案，但是之前的发展尚未教导或建议任何解决方案，因此，对于这些问题的解决方案长久以来一直困惑本领域的技术人员。
技术实现思路
本专利技术提供制造集成电路封装系统的制造方法，所述方法包括：形成具有嵌入载盘的介电芯；在介电芯上形成顶部阻焊层，所述嵌入载盘的载盘顶表面在所述顶部阻焊层下面；在所述嵌入载盘上形成器件互连件；以及安装具有互连柱的集成电路器件，附接到器件互连件的互连柱用于将所述集成电路器件安装到所述介电芯。本专利技术提供集成电路封装系统，所述系统包括：具有嵌入载盘的介电芯；在所述介电芯上的顶部阻焊层，所述嵌入载盘的载盘顶表面在所述顶部阻焊层下面；附接到所述嵌入载盘的器件连接件；以及具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。除了以上提及的内容之外或者替代以上提及的内容，本专利技术的特定实施方案具有其他方面。当参照附图进行以下详细描述时，通过阅读该详细描述，这些方面对于本领域的技术人员将变得清楚。附图说明图1是在本专利技术的第一实施方案中，沿图2的线1-1的集成电路封装系统的剖视图。图2是集成电路封装系统的顶视图。图3是在本专利技术的第二实施方案中，沿图2的线1-1的集成电路封装系统的剖视图。图4是在制造的芯-层压阶段中图1的基础衬底的一部分。图5是在制造的芯-镀覆(plating)阶段中图4的结构。图6是在制造的层压-去除阶段中图5的结构。图7是在制造的介电-层压阶段中图6的结构。图8是在制造的层压-钻孔阶段中图7的结构。图9是在制造的导电-图形化阶段中图8的结构。图10是在制造的芯-分离阶段中图9的结构。图11是在制造的图形-蚀刻阶段中图10的结构。图12是在制造的阻焊剂(resist)印刷阶段中的图11的结构。图13是在制造的阻焊剂曝光阶段中图12的结构。图14是在制造的阻焊剂固化阶段中图13的结构。图15示出在制造的保护剂-涂覆阶段中图14的结构。图16是在制造的芯片-附接阶段中图15的结构。图17是在本专利技术的进一步的实施方案中的集成电路封装系统的制造方法的流程图。具体实施方式充分详细地描述以下实施方案，以使得本领域的技术人员能够实现并使用本专利技术。要理解的是，其他实施方案基于本公开将是显而易见的，并且可以在不脱离本专利技术的范围的情况下改变系统、处理或机械。在以下描述中，给出了许多特定细节，以提供本专利技术的透彻理解。然而，将显而易见的是，可以在没有这些特定细节的情况下实施本专利技术。为了避免模糊本专利技术，不详细公开一些公知的电路、系统构造和处理步骤。类似地，示出所述系统的实施方案的附图是半图解式的，并且不是按比例的，特别是，一些尺寸在附图中为了呈现上的清晰而被放大示出。附图中的描绘对于大部分是任意的。一般来讲，可以以任意方位操作本专利技术。另外，其中多个实施方案被公开和描述为具有某些共同的特征，为了清楚和便于所述多个实施方案的图示说明、描述以及理解，类似和相同的特征将会通常逐个以类似的参考编号来描述。为了说明的目的，本文中所使用的术语“水平的”被定义为与集成电路的有效表面的平面平行的平面，而不管其方位如何。术语“垂直的”是指垂直于刚才定义的水平的方向。诸如“在…上面”、“在…下面”、“底部”、“顶部”、“侧”(如“侧壁”中)、“高于”、“低于”、“上部”、“在…上方(over)”以及“在…下方”的术语是相对于水平面定义的。术语“在…上(on)”意指在元件之间存在直接物理接触。术语“直接在……上”意指在元件之间存在直接物理接触而没有介于中间的元件。如本文中所使用的术语“处理”包括根据形成所描述的结构所需要的材料的沉积、图形化、曝光、显影、蚀刻、清洁、模制和/或材料的去除。现在参照图1，其中示出在本专利技术的第一实施方案中，沿图2的线1-1的集成电路封装系统100的剖视图。集成电路封装系统100包括基础衬底102和集成电路器件104。基础衬底102可以为部件和器件提供支撑和连接。例如，基础衬底102可以包括印刷电路板(PCB)、载体衬底、具有电气互连件的半导体衬底、陶瓷衬底，或者作为实施例适合于电气互连形成于基础衬底102上或者形成在基础衬底102上方的集成电路系统的多层结构(例如具有由绝缘体分离的一个或更多个导电层的层压结构)。出于图示说明的目的，基础衬底102被示出为多层结构。基础衬底102包括嵌入其中的导电层和导电迹线。基础衬底102可以包括部件侧106，用于安装部件、器件和封装件。基础衬底102还可以包括系统侧108，系统侧108为与部件侧106相对的侧，用于连接到下一系统级(level)(未示出)。基础衬底102可以包括底部阻焊层110和顶部阻焊层112，来向基础衬底102的导电材料提供保护。底部阻焊层110位于基础衬底102的系统侧108并且顶部阻焊层112位于基础衬底102的部件侧106。基础衬底102可以包括介电芯114。作为实施例，介电芯114可以包括介电材料、树脂或环氧树脂。例如，介电芯114可以包括预浸渍的聚四氟乙烯(PPG)、聚合物、强化纤维、玻璃纤维、填料或其他织物的绝缘层。介电芯114可以包括芯顶侧116和与芯顶本文档来自技高网...

【技术保护点】
一种制造集成电路封装系统的方法，所述方法包括：形成具有嵌入载盘的介电芯；在所述介电芯上形成顶部阻焊层，所述嵌入载盘的载盘顶表面在所述顶部阻焊层下面；在所述嵌入载盘上形成器件互连件；以及安装具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集成电路器件安装到所述介电芯。

【技术特征摘要】
2013.06.27 US 13/928,7541.一种制造集成电路封装系统的方法，所述方法包括：
形成具有嵌入载盘的介电芯；
在所述介电芯上形成顶部阻焊层，所述嵌入载盘的载盘顶表面在所述顶部阻焊层下
面；
在所述嵌入载盘上形成器件互连件；以及
安装具有互连柱的集成电路器件，附接到所述器件互连件的所述互连柱用于将所述集
成电路器件安装到所述介电芯。
2.如权利要求1所述的方法，其中形成所述顶部阻焊层的步骤包括在所述介电芯的芯
顶表面下面形成所述载盘顶表面。
3.如权利要求1所述的方法，还包括在所述介电芯上形成表面迹线，所述表面迹线在
所述顶部阻焊层下面。
4.如权利要求1所述的方法，还包括在所述介电芯上形成表面迹线，所述表面迹线在
所述芯顶表面下面。
5.如权利要求1所述的方法，其中...

【专利技术属性】
技术研发人员：姜旻庚，卢泳达，田东柱，朴敬熙，
申请(专利权)人：新科金朋有限公司，
类型：发明
国别省市：新加坡;SG