温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种屏蔽的共面线。在一个实施例中公开了一种用于在半导体衬底中制造包括贯穿通路和共面线的集成电路的方法，该方法包括以下步骤：形成有源部件和一组前金属化级；从衬底的后表面同时蚀刻贯穿通孔和穿过衬底的高度的至少50％的沟槽；用导电材料...
该专利属于意法半导体有限公司所有，仅供学习研究参考，未经过意法半导体有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。