温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提出一种时钟产生电路自校正系统和方法，其中系统包括硬件逻辑模块、和硬件逻辑模块连接的寄存器模块、和硬件逻辑模块及寄存器模块连接的时钟产生电路模块及和寄存器模块双向连接的存储模块，其中硬件逻辑模块产生搜索数据并传输至寄存器模块作为时钟产...
该专利属于深圳市汇顶科技股份有限公司所有，仅供学习研究参考，未经过深圳市汇顶科技股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。