温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种具有降低的掩埋位线电阻的半导体器件及其制造方法。所述制造半导体器件的方法包括：蚀刻导体衬底以形成多个有源区，其中所述有源区通过形成在其间的沟槽而互相分开；在每个有源区的侧壁上形成侧面接触；以及形成金属位线，每个金属位线填充各沟槽的一部分...
该专利属于海力士半导体有限公司所有，仅供学习研究参考，未经过海力士半导体有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。