温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

写逻辑和读逻辑与ＳＤＲＡＭ和帧状态表相耦合。写逻辑将ＶＣＧ成员写入ＳＤＲＡＭ并且写逻辑为每个成员维护帧状态表中的记录（基于ＭＦＩ和ＳＱ）。读逻辑对帧状态表进行扫描以识别最早的帧号以使ＳＤＲＡＭ中所有成员的数据可用。基于帧状态和地址指针偏置，...
该专利属于美商传威股份有限公司所有，仅供学习研究参考，未经过美商传威股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。