温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种FPGA进位链单元的优化方法，包括：从待优化的进位链的头部和/或尾部开始遍历每一个计算单元；确定每个计算单元中是否存在满足预设条件的元件，得到待优化的元件，预设条件包括以下中的至少一个：输入为常量、输出为常量、输入相同；从待...
该专利属于济南智多晶微电子有限公司所有，仅供学习研究参考，未经过济南智多晶微电子有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。