温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提出了一种并行高逻辑密度CRC与FEC逻辑共享编码电路及设计方法，包括FEC输入路径和CRC输入路径；CRC输入路径包括输入异或门，输入异或门与CRC主干电路输入端相连接，CRC主干电路输出端与选择开关fec_en相连接；FEC输入路...
该专利属于河南大学所有，仅供学习研究参考，未经过河南大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。