温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种三维堆叠存算一体SRAM与CPU集成的存算一体架构及其实现方法，包括RISC‑V‑CPU核心、存算一体SRAM阵列、介质层和可编程计算加速器，所述RISC‑V‑CPU核心包括多个控制单元，且控制单元通过介质层与存算一体SRA...
该专利属于芯方舟（上海）集成电路有限公司所有，仅供学习研究参考，未经过芯方舟（上海）集成电路有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。