温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

描述了用于在存在相邻FET开关堆叠时制造FET开关堆叠的设备和方法。FET开关堆叠被设计或制造成使得至少其顶部FET具有比其底部FET的宽度小的宽度。描述了其他电压处理配置和宽度的分布。...
该专利属于派赛公司所有，仅供学习研究参考，未经过派赛公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。