温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供一种能够防止接触插塞的埋入不良的半导体装置及半导体装置的制造方法。沿深度方向贯穿层间绝缘膜(3)的接触孔(3a)的底部由通过形成接触孔(3a)时的过蚀刻而形成于半导体基板(1)的正面(1b)的凹部(1a)构成。在接触孔(3a)的内...
该专利属于富士电机株式会社所有，仅供学习研究参考，未经过富士电机株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。