温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本公开涉及用于分段静态随机存取存储器(SRAM)阵列输入/输出的内置自测试电路。存储器的存储器阵列包括具有以行‑列矩阵布置的存储器单元的子阵列，其中每行包括字线并且每个子阵列的列包括局部位线。行解码器电路支持存储器电路操作的两种模式：第一模...
该专利属于意法半导体国际公司所有，仅供学习研究参考，未经过意法半导体国际公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。