温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明涉及一种基于FPGA高速Serdes读写DDR的方法，属于嵌入式系统领域。该方法包括以下步骤：周期性获取北斗或GPS信号，若能接收到所述信号并且FPGA时钟的频率误差大于阈值时对所述时钟进行在线校准，若不能接收到所述信号则进行离线校准...
该专利属于中国兵器装备集团上海电控研究所所有，仅供学习研究参考，未经过中国兵器装备集团上海电控研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。