温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本文所述的示例总体涉及芯片堆叠中的时钟树布线。在示例中，多芯片器件包括芯片堆叠。该芯片堆叠包括芯片(102,104,106,108)。该芯片堆叠包括时钟树(902,904)。该时钟树的芯片内布线被包含在该芯片堆叠的一个逻辑芯片内。该芯片堆叠...
该专利属于赛灵思公司所有，仅供学习研究参考，未经过赛灵思公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。