温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公布了一种全数字延时锁定环电路，包括主延时线、控制器、相位检测单元和复制延时线，其中主延时线的时钟接口分别接控制器的时钟接口和相位检测单元的一个时钟接口，主延时线的反馈时钟接口接相位检测单元的另一个时钟接口，相位检测单元的输出端接控制...
该专利属于东南大学所有，仅供学习研究参考，未经过东南大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。