温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本申请提供了一种实现时钟同步的方法及装置，用于包含多个FPGA的原型验证系统，其中方法包括：先获取用户芯片设计中原有的时钟模块，在芯片设计被分割后，将所述时钟模块复制至分割后不包含所述时钟模块的FPGA中并建立正确的连接关系，同时将时钟生成...
该专利属于上海思尔芯技术股份有限公司所有，仅供学习研究参考，未经过上海思尔芯技术股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。