温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种数据包处理加速装置包括中央处理器(CPU)、紧密耦合存储器(TCM)、缓冲区描述符(BD)预取电路以及BD写回电路。该BD预取电路读取存储器(DRAM)的一个接收BD环的接收BD，再将它们写入该TCM的接收数据包信息环；该BD预取电路还...
该专利属于瑞昱半导体股份有限公司所有，仅供学习研究参考，未经过瑞昱半导体股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。