数据包处理加速装置制造方法及图纸

一种数据包处理加速装置包括中央处理器(CPU)、紧密耦合存储器(TCM)、缓冲区描述符(BD)预取电路以及BD写回电路。该BD预取电路读取存储器(DRAM)的一个接收BD环的接收BD，再将它们写入该TCM的接收数据包信息环；该BD预取电路还读取该DRAM的一个数据包缓冲区的接收表头数据，再将它们写入该接收数据包信息环。该CPU存取该TCM，以读取以及处理该接收BD与该接收表头数据，并产生传送BD与传送表头数据，然后将它们写入该TCM的传送数据包信息环。该BD写回电路读取该传送数据包信息环的该传送BD，再将它们写入该DRAM的传送BD环；该BD写回电路还读取该传送数据包信息环的该传送表头数据，再将它们写入数据包缓冲区。该CPU存取该TCM而非该DRAM，因此能够减少延迟。因此能够减少延迟。因此能够减少延迟。

【技术实现步骤摘要】
数据包处理加速装置


[0001]本专利技术是关于数据包(packet)处理装置，尤其是关于数据包处理加速装置。

技术介绍

[0002]图1示出了通用型的数据包处理装置(例如：家用网关(Home Gateway)、WiFi接入点、5G基站(5G base station))。图1的数据包处理装置100包括中央处理器(CPU)110、缓存(Cache)120、一多工器/解多工器130、动态随机存取存储器(DRAM)140、第一网络接口卡(NIC 1)150与第二网络接口卡(NIC 2)160。第一网络接口卡150会通过它的接收直接存储器存取(receiver direct memory access；RX DMA)控制器(未在图中示出)，将接收数据包储存于DRAM 140。CPU 110会存取DRAM 140，以读取并处理这些接收数据包的至少一个部分数据(例如：缓冲区描述符(buffer descriptor；BD)与数据包表头数据(packet header data))，并将处理好的数据写回DRAM 140。第二网络接口卡160会通过它的传送直本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据包处理加速装置，包括中央处理器(CPU)、紧密耦合存储器、缓冲区描述符(buffer descriptor；BD)预取电路以及BD写回电路，其中：所述紧密耦合存储器耦接所述CPU；所述BD预取电路耦接所述紧密耦合存储器，用来根据BD抽取图，读取储存于接收BD环的多组接收BD数据，再将所述多组接收BD数据写入接收数据包信息环；所述BD预取电路还用来根据缓冲区抽取图，读取储存于数据包缓冲区的多组接收表头数据，再将所述多组接收表头数据写入所述接收数据包信息环，其中所述接收BD环与所述数据包缓冲区均包括于系统存储器，所述接收数据包信息环包括于所述紧密耦合存储器；所述CPU用来存取所述接收数据包信息环，以读取及处理所述多组接收BD数据与所述多组接收表头数据，并产生多组传送BD数据与多组传送表头数据，所述CPU进一步用来将所述多组传送BD数据与所述多组传送表头数据写入传送数据包信息环，其中所述传送数据包信息环包括于所述紧密耦合存储器；以及所述BD写回电路耦接所述紧密耦合存储器，用来读取储存于所述传送数据包信息环的所述多组传送BD数据，再将所述多组传送BD数据写入传送BD环；所述BD写回电路还用以读取储存于所述传送数据包信息环的所述多组传送表头数据，再将所述多组传送表头数据写入所述数据包缓冲区，其中所述传送BD环包括于所述系统存储器。2.根据权利要求1所述的数据包处理加速装置，其中所述CPU不存取所述接收BD环与所述传送BD环。3.根据权利要求1所述的数据包处理加速装置，其中所述BD预取电路根据所述接收BD环的接收直接存储器存取控制器写入指针与BD预取电路读取指针之间是否有所不同，以决定是否从所述接收BD环读取所述多组接收BD数据；所述BD预取电路根据所述多组接收BD数据以得知包括所述多组接收表头数据之至少一个数据包的至少一个缓冲区地址，并据以从所述数据包缓冲区读取所述多组接收表头数据；所述BD预取电路根据BD预取电路写入指针，将所述多组接收BD数据与所述多组接收表头数据写入所述接收数据包信息环；所述接收直接存储器存取写入指针受控于接收直接存储器存取控制器；所述BD预取电路读取指针与所述BD预取电路写入指针受控于所述BD预取电路。4.根据权利要求1所述的数据包处理加速装置，其中所述CPU根据所述接收数据包信息环的BD预取电路写入指针与CPU读取指针之间是否有所不同，以决定是否从所述接收数据包信息环读取所述多组接收BD数据与所述多组接收表头数据；所述CPU根据CPU写入指针以将所述多组传送BD数据与所述多组传送表头数据写入所述传送数据包信息环；所述BD预取电路写入指针受控于所述BD预取电路；所述CPU读取指针与所述CPU写入指针受控于所述CPU。5.根据权利要求1所述的数据包处理加速装置，其中所述BD写回电路根据所述传送数据包信息环的CPU写入指针与BD写回电路读取指针之间是否有所不同，以决定是否读取所述多组传送BD数据与所述多组传送表头数据；所述BD写回电路根据BD写回电路写入指针以将所述多组传送BD数据写入所述传送BD环；所述BD写回电路还根据...

【专利技术属性】
技术研发人员：吕国正，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：