温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本公开提供一种时钟链路，所述时钟链路包括多级缓冲模块和多个时钟信号输出端，每个所述时钟信号输出端均对应有相应的缓冲模块，所述时钟信号输出端与相应的缓冲模块的输出端电连接；所述缓冲模块用于对输入至该缓冲模块的时钟信号进行整形，以获得满足与该缓...
该专利属于深圳市中兴微电子技术有限公司所有，仅供学习研究参考，未经过深圳市中兴微电子技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。