温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本申请公开了一种便于实现时序收敛的FPGA，涉及FPGA领域。该FPGA中全局时钟信号除了经由第一全局时钟树连接到多个目标资源模块的时钟输入口之外，全局时钟信号的移相时钟信号还经由第二时钟树连接各个目标资源模块的时钟输入口，第二时钟树的路径...
该专利属于无锡中微亿芯有限公司所有，仅供学习研究参考，未经过无锡中微亿芯有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。