温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

公开了半导体器件和在SIP模块的包封物内形成电路图案的方法。一种半导体器件，具有电组件组装，电组件组装具有基板和部署在基板上的多个电组件。导电柱被形成在基板上。模制化合物片材被部署在电组件组装上。包括第一电路图案的载体被部署在模制化合物片材...
该专利属于星科金朋私人有限公司所有，仅供学习研究参考，未经过星科金朋私人有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。