温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

在包含用于ＰＬＬ或ＤＬＬ的相位比较器电路的半导体集成电路中，通过消除相位比较器电路的死区来提高ＰＬＬ或ＤＬＬ的整个闩锁精度并防止电荷泵电路的输出电流偏差。该半导体集成电路包括第一电路，用于接收第一时钟信号和第二时钟信号，当与第二时钟信号的相...
该专利属于哉英电子股份有限公司所有，仅供学习研究参考，未经过哉英电子股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。