温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种非互补型的ＣＭＯＳ电路结构，并联结构的晶体管（１）与至少相互并联的晶体管（２）和（３）串联，至少晶体管（４）、（５）和至少晶体管（６）、（７）分别串联后并联，并与并联的晶体管（２）和（３）串联。本发明减小最大时间差流水线系统数据路径延迟...
该专利属于中国科学院计算技术研究所所有，仅供学习研究参考，未经过中国科学院计算技术研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。