温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种基于忆阻器的混合逻辑乘累加电路，该电路包括数据缓存器，忆阻器阵列，移位器，加法器，寄存器；输入数据通过数据缓存器输入，所述数据缓存器连接到忆阻器阵列，将缓存数据输入至忆阻器阵列中；忆阻器阵列的输出连接到移位器，移位器连接有时...
该专利属于中国科学技术大学所有，仅供学习研究参考，未经过中国科学技术大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。