温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种半导体衬底的沟槽栅蚀刻方法，包含：步骤一，在衬底的表面上形成掩模；步骤二，使用变压器耦合等离子体穿过掩模朝向衬底的内部蚀刻成沟槽，其中，控制变压器耦合等离子体的射频功率为5
...
该专利属于和舰芯片制造（苏州）股份有限公司所有，仅供学习研究参考，未经过和舰芯片制造（苏州）股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。