温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明涉及一种使FPGAGTYbank同时接入4路时钟的电路及实现方法，电路包括本地晶振G1、FPGA芯片U1、时钟芯片U2，时钟芯片U2具备4个DPLL，FPGAGTYbank支持两路时钟输入，又基于GTYbank时钟借用特性，可将相邻G...
该专利属于天津光电通信技术有限公司所有，仅供学习研究参考，未经过天津光电通信技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。