温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明揭露一种用以在半导体器件中形成着落塞接触之方法。该方法包含步骤：形成多个栅结构于基板上，每个栅结构包含栅硬掩模；形成层间绝缘层于栅结构之上；平面化该层间绝缘层，直至栅硬掩模被曝露；形成蚀刻障碍层于层间绝缘层上；通过使用该蚀刻障碍层作为...
该专利属于海力士半导体有限公司所有，仅供学习研究参考，未经过海力士半导体有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。