温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开一种CMOS环形1/4占空比高速时钟电路，应用于射频集成电路领域，针对现有的时钟电路无法满足高速、低功耗的使用需求的问题；本发明采用基于静态锁存器的逻辑门级和反相器缓冲级，由4个逻辑门级进行首尾交叉顺序连接构成一个环状结构，在环状...
该专利属于成都信息工程大学所有，仅供学习研究参考，未经过成都信息工程大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。