温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

通过简单的结构同时测试半导体器件。锁存电路（１３ａ）～（１３ｄ）锁存从输入了同一测试信号ｔｅｓｔ的ＤＵＴ（１２ａ）～（１２ｄ）输出的输出信号。Ｐ－Ｓ转换电路（１５）在锁存周期内顺序地输出期望值信号ｅｘｐ和锁存信号Ｄｏｕｔ１～Ｄｏｕｔ４，该期...
该专利属于富士通株式会社所有，仅供学习研究参考，未经过富士通株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。