温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

在形成有半导体集成电路的线路区域内，在半导体基板（１１）的表面上形成元件分离绝缘膜的同时，在监控区域（１）内，按照一定间距形成特定方向上延伸的５条元件分离绝缘膜（１２ｍ）。接着，在线路区域内，在半导体基板（１１）上形成栅极绝缘膜以及栅电极，...
该专利属于富士通株式会社所有，仅供学习研究参考，未经过富士通株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。