温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

ＦＩＦＯ缓冲存储系统，包括：Ｎ个串接ＦＩＦＯ缓存器；产生第二时钟信号的时钟；第一控制装置，用来在对来自各缓存器的充满旗标信号作出响应并在少于（Ｎ－１）个缓存器充满时产生与第一时钟信号同步的写入信号；第二控制装置，用来在对来自各缓存器的全空旗...
该专利属于大宇电子株式会社所有，仅供学习研究参考，未经过大宇电子株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。