温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种时钟同步延迟控制电路，该电路能在使内部时钟同步、进行数据传送的系统中，使该内部时钟与外部时钟正确同步。外部时钟ＣＫ经由缓冲器，变为具有偏离Ｄ１的内部时ＣＬＫ。该内部时钟ＣＬＫ通过经由具有延迟量Ａ的延迟电路３２、形成延迟量２×Δ的延迟单元...
该专利属于东芝株式会社所有，仅供学习研究参考，未经过东芝株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。