温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明是关于一处理器中产生一非对称延迟电路的方法与装置。透过于一总线接口单元与一双向总线间加入具有一逻辑闸与多数个延迟逻辑电路的一延迟单元，可将一对称输入致能信号转换为一非对称输出致能信号。当该非对称输出致能信号为高电位时，该输出入缓冲区被...
该专利属于威盛电子股份有限公司所有，仅供学习研究参考，未经过威盛电子股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。