温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

使用被划分为Ｎ个区域的逻辑地址空间的ＣＰＵ的逻辑地址被转换为由路线数量（Ｗ）确定的实际地址，并且多个存储元件在交错控制下被通过包括元件选择地址和存储元件地址的实际地址访问。包括存储元件的实际地址空间被划分为（Ｎ×Ｗｍａｘ）个区域，其中，Ｎ是...
该专利属于富士通株式会社所有，仅供学习研究参考，未经过富士通株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。