【技术实现步骤摘要】
【国外来华专利技术】本申请是2005年12月28日提交的PCT/JP2005/024053的继续。
本专利技术涉及一种存储器控制方法、程序和装置，以及用于访问由多个存储器模块形成的存储器的设备，具体地，本专利技术涉及根据存储器模块的异常部分而在CPU的地址空间中设置禁止使用区域的存储器控制方法、程序和装置。
技术介绍
迄今为止，在诸如用于多CPU配置的计算机系统的主存储器的存储设备中，在电路板上安装了作为可独立访问的存储元件的多个存储器模块(也被称为存储体)，由此构成存储设备，并且用于这样的存储设备的存储器模块不能避免由存储器模块的生产过程引起的质量波动。由于由此存储器模块的生产引起的质量波动，经常出现发生异常的情况，在这种情况中，当存储器模块被安装并用于存储设备中时，不能在一部分地址中执行正常的读取和写入。当检测到存储器异常时，重要的是指定引起存储器异常的存储器模块，并且从系统消除该异常部分，从而稳定地操作系统。对于一旦被识别为异常的存储器模块，即使通过改变交错控制的路线的数量来改变存储器配置，为了改善操作系统中的健壮性、在启动操作后发生故障时的故障维修工作时间和维修成本的节省，也...
【技术保护点】
一种存储器控制方法，用于将逻辑地址转换为实际地址并且访问存储器，所述存储器控制方法包括以下步骤： 当检测到存储器异常时，在实际地址区域使用表中的与所述检测到异常的存储器对应的区域中记录禁止使用信息，所述实际地址区域使用表记录了关于所述存储器的实际地址空间的可以使用信息；并且 根据所述实际地址区域使用表产生逻辑地址区域使用表，所述逻辑地址区域使用表记录了关于逻辑地址空间中的每个区域的可以使用信息或者禁止使用信息。
【技术特征摘要】
【国外来华专利技术】1.一种存储器控制方法，用于将逻辑地址转换为实际地址并且访问存储器，所述存储器控制方法包括以下步骤：当检测到存储器异常时，在实际地址区域使用表中的与所述检测到异常的存储器对应的区域中记录禁止使用信息，所述实际地址区域使用表记录了关于所述存储器的实际地址空间的可以使用信息；并且根据所述实际地址区域使用表产生逻辑地址区域使用表，所述逻辑地址区域使用表记录了关于逻辑地址空间中的每个区域的可以使用信息或者禁止使用信息。2.一种存储器控制方法，用于将来自CPU的逻辑地址转换为由元件选择地址和存储元件地址形成的实际地址并且访问多个存储元件，所述存储器控制方法包括：交错控制步骤，用于将把逻辑地址空间划分成N个区域的的所述CPU的逻辑地址转换为通过路线数量W确定的实际地址，并且通过交错控制来访问所述多个存储元件，并且能够通过不同的路线数量W的指定来重新配置存储器配置；实际地址区域管理步骤，用于当检测到存储元件的异常时，通过将由所述多个存储元件形成的实际地址空间划分为所述CPU逻辑地址空间的区域数量N与所述交错控制的最大路线数量Wmax相乘的多个区域(N×Wmax)，在记录有使用信息的实际地址区域使用表中包括异常部分的区域中记录禁止使用信息；以及逻辑地址区域管理步骤，用于通过对应于通过所述交错控制步骤的所述路线数量W确定的存储器配置，根据所述实际地址区域使用表产生逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，所述逻辑地址区域使用表记录了关于所述逻辑地址空间中的每个区域的可以使用信息或者禁止使用信息。3.按照权利要求2的存储器控制方法，其中，所述交错控制步骤通过指定任何不同的路线数量W来重新配置所述存储器配置，所述路线数量W是2的幂。4.按照权利要求2的存储器控制方法，其中，所述交错控制步骤能够通过将所述路线数量指定为1或者2来重新配置所述存储器，其中，所述实际地址管理步骤产生实际地址区域使用表，所述实际地址区域使用表记录了在每个区域中的允许使用信息或者禁止使用信息，所述每个区域是通过将所述CPU逻辑地址空间的区域数量N与按照4位地址的所述交错控制的最大路线数量2相乘(N×2)而划分得到的，所述4位地址是元件选择地址的低位2位、实际地址的最高有效位和所述实际地址的最低有效位，其中，在通过一路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备一路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，其中，所述一路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位2位和所述实际地址区域使用表的所述实际地址的最高有效位，并且此外，其中，在通过二路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备二路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，其中，所述二路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位的第2位、所述实际地址区域使用表的所述实际地址的最低有效位和所述实际地址的最高有效位。5.按照权利要求2的存储器控制方法，其中，所述交错控制步骤能够通过将所述路线数量指定为1或者2来重新配置所述存储器，其中，所述实际地址管理步骤产生实际地址区域使用表，所述实际地址区域使用表记录了在每个区域中的允许使用信息或者禁止使用信息，所述每个区域是通过将所述CPU逻辑地址空间的区域数量N与按照4位地址的交错控制的最大路线数量2相乘(N×2)而划分得到的，所述4位地址是所述元件选择地址的低位2位、所述实际地址的最高有效位和所述实际地址的最低有效位。6.按照权利要求2的存储器控制方法，其中，所述交错控制步骤能够通过将所述路线数量指定为1或者2来重新配置所述存储器，其中，在通过一路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备一路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，所述一路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位2位和所述实际地址区域使用表的所述实际地址的最低有效位。7.按照权利要求2的存储器控制方法，其中所述交错控制步骤能够通过将所述路线数量指定为1或者2来重新配置所述存储器，其中，在通过一路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备二路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，其中，二路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位的第二位和所述实际地址区域使用表的所述实际地址的最高有效位。8.按照权利要求2的存储器控制方法，其中，所述交错控制步骤能够通过将所述路线数量指定为1、2或者4来重新配置存储器，其中，所述实际地址管理步骤产生实际地址区域使用表，所述实际地址区域使用表记录了在每个区域中的允许使用信息或者禁止使用信息，所述每个区域是通过将CPU逻辑地址空间的区域数量N与按照5位地址的交错控制的最大路线数量4相乘(N×4)而划分得到的，所述5位地址是所述元件选择地址的低位2位、所述实际地址的最高有效位、所述实际地址的低位2位，其中，在通过一路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备一路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，所述一路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位2位和所述实际地址区域使用表的所述实际地址的最高有效位，此外，其中，在通过二路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备二路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，二路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位的第2位、所述实际地址区域使用表的所述实际地址的最低有效位和所述实际地址的最高有效位，并且此外，其中，在通过四路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备四路线逻辑地址区域使用表，并且确定所述逻辑地址空间中被所述CPU使用的区域，所述四路线逻辑地址区域使用表记录了在按照3位地址N分的每个区域中的允许使用信息或者禁止使用信息，所述3位地址是所述元件选择地址的低位2位、所述实际地址区域使用表的所述实际地址的最高有效位。9.按照权利要求2的存储器控制方法，其中，所述交错控制步骤能够通过将所述路线数量指定为1、2或者4来重新配置所述存储器，其中，所述实际地址管理步骤产生实际地址区域使用表，所述实际地址区域使用表记录了在每个区域中的允许使用信息或者禁止使用信息，所述每个区域是通过将所述CPU逻辑地址空间的区域数量N与按照5位地址的交错控制的最大路线数量4相乘(N×4)而划分得到的，所述5位地址是所述元件选择地址的低位2位、所述实际地址的最高有效位、所述实际地址的低位2位。10.按照权利要求2的存储器控制方法，其中，所述交错控制步骤能够通过将所述路线数量指定为1、2或者4来重新配置所述存储器，其中，在通过一路线确定所述交错控制步骤的存储器配置的情况下，所述逻辑地址区域管理步骤准备一路线逻辑地址区域使用表，并且确...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。