温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
本发明公开了加减法无差异并行计算加法器及设计方法；该加法器由单比特逻辑并行计算单元加法器模块组成；每位单元加法器模块，包括有：＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］寄存器；（＊↓［ｉ］∧＊↓［ｉ］）∨（＊↓［...该专利属于成都卫士通信息产业股份有限公司所有，仅供学习研究参考，未经过成都卫士通信息产业股份有限公司授权不得商用。
温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
本发明公开了加减法无差异并行计算加法器及设计方法；该加法器由单比特逻辑并行计算单元加法器模块组成；每位单元加法器模块，包括有：＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］，＊↓［ｉ］寄存器；（＊↓［ｉ］∧＊↓［ｉ］）∨（＊↓［...