温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供了一种用于FPGA内嵌IP的可测试性设计方法，所述可测试性设计方法包括：接收设计文件和综合库，进行逻辑综合生成综合后的网表；接收所述综合后的网表，插入第一寄存器链并生成插链后的网表；接收并修改所述插链后的网表，插入第二寄存器链并生...
该专利属于深圳市紫光同创电子有限公司所有，仅供学习研究参考，未经过深圳市紫光同创电子有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。