温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

实现方式提供了一种锁相环路(PLL)装置，包括：相位和频率检测器(PFD)与电荷泵(CP)部分；低通滤波器；压控振荡器(VCO)，所述VCO由所述低通滤波器驱动以生成VCO时钟信号；多个分频器，被配置来接收所述VCO时钟信号并分阶段对所述V...
该专利属于模拟比特公司所有，仅供学习研究参考，未经过模拟比特公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。