温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种高UIS耐性的VDMOSFET器件及其制备方法，该器件包括：N+衬底区；N‑外延区，设置在N+衬底区的上表面；P‑阱区，通过离子注入方式形成在N‑外延区上，且位于N‑外延区的边缘；P+注入区和N+源区，分别通过离子注入方式形...
该专利属于西安电子科技大学所有，仅供学习研究参考，未经过西安电子科技大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。