温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种快速的集成电路测试流程优化方法，通过对测试项目重排序，减少了失效芯片的测试时间。包括步骤：Ｓ１０：确定验证分析阶段测试向量和测试流程；Ｓ２０：确定的测试向量和测试流程对芯片进行验证分析并得到原始的通过／失效测试信息表；Ｓ３０：调用转换程...
该专利属于中国科学院计算技术研究所所有，仅供学习研究参考，未经过中国科学院计算技术研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。