温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种基于DDR读数据的分数时钟周期同步系统及方法，系统包括：采样寄存器、数字锁相环和数字延迟级数控制电路；数字锁相环用于根据自身的延迟级数对采样信号进行延迟，得到延迟信号；采样寄存器用于经过延迟信号采样数据选通信号，并将采样结果...
该专利属于芯创智(北京)微电子有限公司所有，仅供学习研究参考，未经过芯创智(北京)微电子有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。