温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
本发明提出了一种并行ADC采样系统传输路径延时误差的通用校准方法，旨在提供一种能够适应采样频率变化，修正多通道数据输入延时的通用方法。本发明通过下述技术方案予以实现：时钟和信号通过集成M通道的AD芯片配置为多通道输出，AD通过串行外设接口连...该专利属于西南电子技术研究所(中国电子科技集团公司第十研究所)所有，仅供学习研究参考，未经过西南电子技术研究所(中国电子科技集团公司第十研究所)授权不得商用。