温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种电路设计方法，其包括以下步骤：设计多个路径，其中每一个路径上包含了多个电路组件；分别判断该多个路径在讯号传输上是否有时序余裕，并决定出具有时序余裕的至少一特定路径；以及将该特定路径上的至少一特定组件替换为可组态逻辑门阵列单元...
该专利属于慧荣科技股份有限公司所有，仅供学习研究参考，未经过慧荣科技股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。